概要

DSP Builder for インテル® FPGA は、デジタル信号処理 (DSP) アルゴリズムの HDL (ハードウェア記述言語) コードを MathWorks* Simulink* 環境からボタン 1 つで直接生成できる DSP 設計ツールです。DSP Builder for インテル® FPGA ツールは、MATLAB 関数と Simulink モデルから高品質で合成可能な VHDL / Verilog コードを生成します。生成された RTL コードは、インテル® FPGA プログラミングに利用可能です。DSP Builder for インテル® FPGA は、レーダーの設計、無線/有線通信の設計、医療画像処理、モーター制御アプリケーションなどに幅広く利用されています。

DSP システムデザインに向けた DSP Builder for インテル® FPGAの機能を紹介します

DSP Builder for インテル® FPGA は、アドバンスト・ブロックセットと スタンダード・ブロックセットにより、既存の Simulink ライブラリーに新たなライブラリー・ブロックを追加します。インテルでは、新規のデザインには アドバンスト・ブロックセットの使用を推奨しています。

モデルベースのデザインフローにおけるインテル® FPGA を評価するためには、DSP Builder for インテル® FPGA、インテル® Quartus® Prime 開発ソフトウェア、MathWorks MATLAB/Simulink、および MathWorks Fixed-Point Designer (要別途購入) のライセンスが必要になります。DSP Builder for インテル® FPGA に使用できる、MATLAB 製品および Simulink 製品の 30 日間評価版をMathworks社より提供しています。

DSP Builder for インテル® FPGA は、高いパフォーマンスと生産性によって、DSP デザインの実践を可能にします。以下、いくつかの特長を示します。

  • ハイレベルな回路図からインテル® FPGA をターゲットに最適化されたローレベル VHDL への移行
  •  複雑な IEEE 754 単精度浮動小数点など、ベクトル処理を用いた高性能固定小数点/浮動小数点 DSP の実行
  • インテル® Arria® 10 デバイスおよび インテル® Stratix® 10 デバイスにおけるインテルのハード浮動小数点 DSP ブロックにボタン 1 つでデザインを移行
  • ALU フォールディングで定量データデザインからカスタム演算ロジックユニット(ALU) プロセッサー・アーキテクチャーを構築
  • 高位合成の最適化、パイプライン自動挿入、ターゲット・ハードウェアのマッピングの実行
  • オープン・ライブラリーおよびブロック階層を備えた、柔軟な「ホワイトボックス」式高速フーリエ変換 (FFT) ツールキットによりカスタム FFT をビルド
  • 設計者指定のシステムクロック制約を使用した、自動パイプライン化、時分割多重化/畳込み、タイミング・クロージャー
  • 高度な math.h 関数およびマルチチャネル・データへのアクセス
  • インテル® Quartus® Prime 開発ソフトウェアによるコンパイルなしでの、全デザイン向けリソース利用テーブルの生成
  • インテル® Quartus® Prime 開発ソフトウェア、タイミング・アナライザー、プラットフォーム・デザイナー (旧 Qsys)、ModelSim-Intel® FPGA エディション向けのプロジェクトまたはスクリプトの自動生成