インテル® HLS コンパイラー

インテル® HLS コンパイラーは、アンタイムド (untimed) C++ による入力をもとに、インテル® FPGA に最適化された製品レベル品質の RTL を生成する、高位合成ツールです。FPGA ハードウェア・デザインの抽象化レベルを RTL から引き上げることで、検証の時間を短縮します。一般に、C++ で開発されたモデルは RTL よりもはるかに検証が高速になります。

インテル® HLS コンパイラー概要ビデオ

特長

  • 高品質デザイン・ソースとしてアンタイムド (untimed) ANSI C/C++ を使用
  • ユーザーは高位のディレクティブにより複数のアーキテクチャーを素早く参照可能
  • 高位の制約から設計の意図を推察することで、ツールの使用方法を簡素化
  • オリジナルのC++ ソースモデルと比較して、RTL の検証をサポート
  • インテル® Qsys システム統合ツール を使用したシステム・インテグレーションに対応した、再利用可能な IP を生成
  • ストリーミング、メモリーのマッピング、またはケーブル・インターフェイスの推定をサポート
  • インテル® FPGA向けのデバイス固有のタイミングによるスケジュール最適化およびテクノロジー・マッピングを実行
  • ソフトウェア・コンパイラー使用モデルとac_int データ型を含む業界標準をサポート

トレーニング・コース

  • トレーニング:FPGA向け インテル® HLSツール (英語)
    インテル® HLS コンパイラーを使ったインテル®FPGA向け IPのシンセシス、最適化、検証方法を解説します。

Part 1: Introduction to High-Level Synthesis with Intel® FPGAs

Part 2: High-Level Synthesis Advanced Optimization Techniques