DSP Builder for インテル® FPGA

DSP Builder for インテル® FPGA は、MathWorks* Simulink* 環境からデジタル信号処理 (DSP) アルゴリズムの HDL (ハードウェア記述言語) コードを ボタン 1 つで直接生成できるようにする DSP 設計ツールです。 このツールにより、アルゴリズムを設計したり、必要なデータレート、クロック周波数、正確なビットとサイクル・シミュレーションを提供するデバイスの設定。また、固定小数点と浮動小数点に最適化された HDL の合成、ModelSim* - Intel® FPGA Edition ソフトウェアでの自動検証、ハードウェア上での自動検証 / 協調シミュレーションも可能になります。

インテル® HLS コンパイラー

インテル® HLS コンパイラーは、デザインエントリーの抽象化レベルを RTL からアンタイムド (untimed) スタイルの C++ に引き上げることで、設計者の生産性を向上します。このツールにより、検証作業をスピードアップして開発期間を短縮することができます。また、デバイス個別の最適化を利用して、インテル® Qsys システム統合ツールやインテル® Quartus® Prime 開発ソフトウェアに統合できる製品レベル品質の RTL を実現できます。

インテル® FPGA SDK for OpenCL*

インテルの SDK for OpenCL* (Open Computing Language)では、ハイレベルのソフトウェア・フローを使用し、C 言語によって FPGA デザインを作成します。x86 ベースのホスト上で OpenCL* C アクセラレーター・コードを秒単位でエミュレートしたり、詳細な最適化レポートで特定のアルゴリズム・パイプラインへの依存関係情報を得たり、仮想 FPGA ファブリック上でアクセラレーター・カーネルを数分間でプロトタイピングしたりすることができます。 カーネルコードを微調整した後は、デザインをコンパイルできます。