Quartus® Prime 開発ソフトウェア v16.1 の新機能

Spectra-Q™ エンジンで動作するインテルの Quartus® Prime 開発ソフトウェアは、数百万個のロジックエレメントを搭載したインテルの次世代デバイスをターゲットとする開発生産性を向上させます。実績のある Quartus® II 上に構築され、Spectra-Q™ エンジンを搭載した Quartus® Prime は、高速性とスケーラビリティーを強化した一連の新しいアルゴリズム、新しい階層化データベース環境、そして新しい統合コンパイラー技術から構成されています。

Quartus® Prime 開発ソフトウェアには、デザイン要件に基づくプロ、スタンダード、およびライトという 3 つのエディションが用意されています。

  • Quartus® Prime プロ・エディションは、Arria® 10 デバイスファミリーから始まるインテルの次世代 FPGA と SoC の先進機能をサポートするように最適化されており、サブスクリプション・ライセンスを必要とします。
  • Quartus® Prime スタンダード・エディションはインテルの最新デバイスファミリーを最も広範にサポートし、サブスクリプション・ライセンスを必要とします。
  • Quartus® Prime ライト・エディションはインテルの量産デバイスファミリーへの理想的なエントリーポイントであり、ライセンスファイルを必要としない無償ダウンロードで利用できます。

 

それぞれのエディションで利用できるさまざまな機能を比較するには、こちらのページをご覧ください。Quartus® Prime 16.1 を今すぐダウンロードして、Arria® 10 デバイスが備えるフル・スピード・グレードの優位性を生み出す卓越した性能を実感してください。

インテル® FPGA Intellectual Property (IP)

これらの目覚しい新機能の他に、インテルの FPGA IP (Intellectual Property) の v16.1 リリースでは、MegaCore® ファンクション・ポートフォリオへの新しい追加と機能強化が図られています。新機能についての詳細は、IP の新機能ページをご覧ください。

パーシャル・リコンフィグレーション

FPGA のパーシャル・リコンフィグレーションが提供する複数の利点により、新しいアプリケーションの実現が可能になります。Quartus® Prime プロ・エディション v16.1 は、Arria® 10 FPGA & SoC のパーシャル・リコンフィグレーションをサポートするグラフィック・ユーザー・インターフェイスによる直感的なフローを備えています。設計者は、リコンフィグレーションする必要があるダイナミック領域のフロアプランを Chip Planner によって視覚的に最適化することができます。Quartus® Prime プロ・エディションの LogicLock Plus 機能を使用すれば、制約を容易に指定することができます。

パーシャル・リコンフィグレーションの主な利点:

  • コストの削減
  • ボード面積の縮小
  • 消費電力の削減

アプリケーション例を以下の概略図に示しています。下の図 は光ネットワーキングでのアルゴリズム・アクセラレーション・アプリケーションと、通信アプリケーション例を示しています。いずれのケースでも、光ネットワーキング・マックスポンダーに搭載される同じ FPGA をリコンフィグレーションしてさまざまな機能(アルゴリズム・アクセラレーションではさまざまなアルゴリズム、通信アプリケーションではさまざまなクライアント・プロトコル) を書き換えながら実装できます。これによる主な利点は、FPGA の残りの部分は引き続き機能することです。

早期配置ステージによるフルデザインの繰り返し回数の低減

Quartus® Prime プロ・エディション・ソフトウェアのインクリメンタル機能最適化は、デザイン完了への収束を早める方法を提供します。Quartus® Prime プロ・エディションの 16.1は、新しい早期配置ステージによってインクリメンタルな最適化機能を強化しています

 

Quartus® Prime プロ・エディション・ソフトウェアでは、従来のフィッターステージがさらに細かく分割されてフロー制御が強化されました。

  • 計画ステージでは、FPGA ファブリック転送への暫定的な I/O と HSSIに関するタイミング解析を用いたリーガル配置とクロック・プランニングが可能
  • 配置ステージでは、配線ステージに進む前にタイミング解析が可能。配置ステージが早期配置ステージと最終配置ステージに分割されています。
    • 早期配置後にタイミング解析を実行します。
    • Chip Planner は早期配置を視覚的に示します。
  • 配線を配線ステージとポスト配線ステージに分割してデザインの収束を早めます。
    • 配線後の 3 コーナータイミング解析とポスト配線後の 4 コーナータイミング解析によりコンパイル時間を短縮
    • ポスト配線ステージで、セットアップおよびホールドタイム違反を自動的に修正する ECO (Engineering Change Order) に類似したフローを提供。コンパイル時間の短縮という利点も追加
    • ポスト配線ステージで高速または低消費電力のタイル最適化を実行

Quartus® Prime プロ・エディションの新しいインクリメンタル最適化機能とステージごとのコンパイル機能の詳細については、無料オンライン・トレーニング Quartus® Prime プロ・エディションによるインクリメンタル最適化 (英語版) をご覧ください。

Qsys Pro システム統合ツール

プロ・エディション・ソフトウェアの新しい Qsys Pro システム統合ツールは、Qsys の強力な機能を残しながら Spectra-Q™ エンジンの新しい階層化フレームワークを導入しました。そのため Qsys Pro は、システムを開いて、変更された IP (Intellectual Property) ブロックを再生成または処理して新しい接続を作成している間の時間を 100 倍に高速化します。新しい Qsys Pro ツールは、RTL、ブロックベースのデザインエントリー、回路図エントリー、ブラックボックスといったさまざまなデザインエントリー方法もサポートしています。

 

Quartus® Prime 開発ソフトウェアのプロ・エディションでのみ利用できる Qsys Pro は、標準 Qsys システム・デザイン・ツールの使いやすさ、フレキシビリティー、そしてパフォーマンスを拡大しています。トレーニング・コースで提供する Qsys Pro によるシステムデザイン(英語版)では、一般的なコンポーネントに対する Qsys Pro のサポート (システムデザインでの全てのコンポーネントは、基本的にシステムのその他の部分へのインターフェイスと信号接続によって定義されるブラックボックスであるという考え方) に重点を置いて その2 つのツールの間の差異を解説します。この方法でコンポーネントをシステムデザインから分離することは、チームベースのデザインとバージョン・コントロールに役立ちます。一般的なコンポーネントをサポートするツールの新機能と、システム・インテグリティーの検証方法を解説します。

BluePrint Platform Designer によりデザイン繰り返し回数を 1/10 に削減

BluePrint Platform Designer はデバイスのペリフェラル・アーキテクチャーを詳細に調査し、インターフェイスを効率的に割り当てます。BluePrint は、フィッターチェックとリーガルチェックをリアルタイムで実行して不正なピン・アサインメントをなくします。このフローによって複雑なエラーメッセージが削減され、フルコンパイルまで待つ必要がなくなるため、I/O のデザインが 10 倍に高速化されます。BluePrint Platform Designer の詳細については、関連ビデオ(英語版) をご覧ください。

トレーニング

Quartus® Prime プロ・エディションによるインクリメンタル最適化(英語版)

このトレーニングでは、Quartus® Prime プロ・エディションの新しいインクリメンタル最適化機能とステージごとのコンパイル機能について学びます。これらは、お客様がその FPGA デザインをコンパイルおよび最適化しながら最大の設計生産性を達成するために開発された、新しい Spectra-Q™ エンジンによって実現される機能です。このトレーニングでは、これらの新機能による利点と、それらを Quartus® Prime プロ・デザイン・ソフトウェアで実現する方法を解説します。

Qsys Pro によるシステムデザイン(英語版)

Quartus® Prime 開発ソフトウェアのプロ・エディションでのみ利用できる Qsys Pro は、標準 Qsys システム・デザイン・ツールの使いやすさ、フレキシビリティー、およびパフォーマンスを拡張しています。このトレーニングでは、一般的なコンポーネントに対する Qsys Pro のサポート (システムデザインでの全てのコンポーネントは、基本的にシステムのその他の部分へのインターフェイスと信号接続によって定義されるブラックボックスであるという考え方) に重点を置いてその 2 つのツールの間の差異を調べます。この方法でコンポーネントをシステムデザインから分離することは、チームベースのデザインとバージョン・コントロールに役立ちます。一般的なコンポーネントをサポートするツールの新機能と、システム・インテグリティーの検証方法を学びます。

BluePrint による迅速かつ容易な I/O システムのデザイン (英語版)

このトレーニングでは、これまで数カ月を要した制約準拠したフロアプランを、フィッターの力を利用して 1 週間以内に作成できるQuartus® Prime 開発ソフトウェアに含まれる使いやすいツール、BluePrint Platform Designer について学びます。ピンごとではなく、インターフェイスごとに保証されたリーガルリソース配置アサインメントによって I/O プランニング・サイクルが短縮されます。注:Blueprint は、Arria 10 およびそれ以降の FPGA がサポートします。

Spectra-Q™ Synthesis ツールによる言語サポートの拡張 (英語版)

Spectra-Q™ Synthesis エンジンでは、フロントエンド言語パーサーを Quartus® Prime 開発ソフトウェアに統合しました。フロントエンド・パーサーにより、SystemVerilog-2005 と VHDL-2008 のサポート強化など、すべての IEEE レジスター転送レベル (RTL) 言語のサポートが改善されました。これまでサポートしていた言語も、すべてが引き続きサポートされます。Spectra-Q™ 合成ツールの詳細な使用法については、こちらのビデオをご覧ください。

ビデオ

BluePrint Platform Designer による外部メモリー・インターフェイス・デザイン(英語版)

このビデオでは、BluePrint Platform Designer で、簡単に外部メモリー・インターフェースを配置する方法を解説します。

BluePrint Platform Designer がもたらす設計生産性の利点概要(英語版)

BluePrint Platform Designer は、Spectra-Q™ エンジンを利用してデバイスの I/O インターフェイス・アーキテクチャーを調査し、インターフェイスを効率的に割り当てます。このビデオでは、BluePrint Platform Designer がもたらす設計生産性の利点の詳細が学べます。