インテル® Quartus® Prime 開発ソフトウェア v18.0 の新機能

インテル® Quartus® Prime 開発ソフトウェア v18.0 では、設計者が最も重視するパフォーマンス、生産性、ユーザビリティーの 3 つの主要領域で機能強化が行われています。詳細は、以下のトレーニング / 関連資料を確認してください。

性能

インテル® Stratix® 10 GX/SX/TX/MX デバイスのサポート

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 は、インテル® Stratix® 10 TX/MX/SX/GX デバイスをサポートしています。

インテル® Stratix® 10 GX デバイスは、最大 10 TFLOPS の浮動小数点演算能力と、チップ - モジュール間アプリケーション、チップ間アプリケーション、およびバックボーン・アプリケーション向けの最大 28.3 Gbps トランシーバー・サポートを備えた高スループット・システムの高性能要求を満たすことを目的として設計されています。

インテル® Stratix® 10 SX SoC は、インテル® Stratix® 10 GX デバイスのすべての機能に加え、あらゆる集積度で利用可能な 64 ビット・クアッドコア ARM* Cortex*-A53 プロセッサーを搭載したハード・プロセッサー・システムが特長です。「Stratix 10 SoC FPGA Hardware Overview (インテル® Stratix® 10 SoC FPGA ハードウェアの概要)」トレーニングが更新され、ブートとコンフィグレーションの情報が含まれるようになりました。また、ボード・デザイン・ガイドラインに、早期デザイン・プランニングで実装を成功させるのに役立つセクションも追加されました。

インテル® Stratix® 10 TX デバイスは、H トランシーバー・タイルと E トランシーバー・タイルを組み合わせて業界で最先端のトランシーバー機能を提供します。E タイルはデュアルモード・トランシーバーの機能を提供します。これにより、1 つのトランシーバー・チャネルが最大 56Gbps (PAM4 モードの場合) または最大 30Gbps (NRZ モードの場合) で動作することが可能になります。また、インテル® Stratix® 10 TX FPGA は、インテル® Stratix® GX/SX デバイスの画期的なイノベーションもサポートしています。

インテル® Stratix® 10 MX デバイスは、インテル® Stratix® 10 FPGA & SoC のプログラマビリティーおよび柔軟性と 3D スタック高帯域幅メモリー 2 (HBM2) を 1 つのパッケージに統合しています。インテル® Stratix® 10 MX FPGA は、H / E の両方のトランシーバー・タイルをサポートしています。最新のトレーニング・クラス「High Bandwidth Memory Interfaces in Intel® Stratix® 10 MX Devices: Introduction & Architecture (インテル® Stratix® 10 MX デバイスの高帯域幅メモリー・インターフェイス: 概要とアーキテクチャー)」で詳細を確認できます。

革新的なインテル® Hyperflex™ FPGA アーキテクチャーの採用により、インテル® Stratix® 10 デバイスは、前世代の高性能 FPGA を上回る性能向上を実現しています。インテル® Hyperflex™ FPGA アーキテクチャーインテル® Stratix® 10 デバイスの詳細情報をご覧ください。インテル® Stratix® 10 FPGA の最新のビデオは、インテル® Stratix® 10 デモビデオのページでご覧いただけます。インテル® Hyperflex™ FPGA アーキテクチャーの機能を活用する方法については、インテル® Quartus® Prime 開発ソフトウェア・サポート・ページの新しい概要ビデオをご覧ください。

生産性

コンパイル時間

以前のリリースに比べ、v18.0 ではインテル® Stratix® 10 FPGA デザインのコンパイル時間が短縮されるため、FPGA 開発を迅速化できます。大規模なインテル® Stratix® 10 デザインでは、コンパイル時間が大幅に短縮されます。コンパイル時間を短縮するための追加の設定については、ユーザーガイドを参照してください。

メモリーの削減 - ユーザーデザイン

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 では、17.1.1 リリースに比べ、デザインでピーク仮想メモリー要件が著しく削減されます。すべてのインテル® Stratix® 10 FPGA デザインが、64GB 未満のメモリー空間でコンパイルできます。

同時解析

同時解析のサポートにより、コンパイルの実行中にデザインの結果を解析できます。この機能は、タイミング・アナライザー、Netlist Viewer、コンパイルレポートでサポートされているので、デザインを非常に迅速に完了できます。同時解析の詳細トについては、こちらを参照してください

パーシャル・リコンフィグレーション

パーシャル・リコンフィグレーション では、FPGA デザインの残りの部分を引き続き機能させながら、FPGA の一部を動的にリコンフィグレーションすることができますインテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 の主な強化機能は次のとおりです。

  • 市場投入までの時間を短縮する、ワンクリックのパーシャル・リコンフィグレーション・デザイン・フロー
  • インテル® Stratix® 10 デバイスの パーシャル・リコンフィグレーション時間の最適化
  • インテル® Stratix® 10 デバイスでの従来および階層型のパーシャル・リコンフィグレーション・フローのサポート
  • これらの各機能の詳細については、パーシャル・リコンフィグレーション ページを参照してください。

ラピッド・リコンパイル

  • インテル® Stratix® 10 FPGA のサポート
  • シグナルタップでのインテル® Stratix® 10 FPGAのサポート
  • インテル® Stratix® 10 ポストフィット・インクリメンタル・ルート・シグナルタップのサポート
  • 詳細については、ラピッド・リコンパイル ページを参照してください。

プラットフォーム・デザイナー (旧 Qsys)

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 では、以下が可能になりました。

ユーザー補助機能

クラウド上のソフトウェア・ツール

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 では、Nimbix が提供するハイパフォーマンス・コンピューティング環境で、クラウド上のインテル® FPGA プログラミング・ツールを使用して FPGA をプログラミングすることで、アプリケーションのアクセラレーションを実現できます。詳細については、クラウドサービスページを参照してください。

ユーザビリティーの強化

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v18.0 では、ユーザビリティーの観点からいくつかの機能が強化されています。その一部を以下に示します。

  • システム階層を横断することなく、サブシステムとIP コンポーネントのシミュレーション情報を参照しながら階層化シミュレーション・スクリプトを生成
  • ワイヤーレベルの接続により、プラットフォーム・デザイナーで Verilog 構文を使用してポートを接続
  • 高解像度ディスプレイのサポートにより、新しいプラットフォームと高解像度ディスプレイ用のスケーラブルなアイコンをサポートする最新の GUI を提供
  • インテル® Quartus® Prime 開発ソフトウェアの GUI を閉じなくてもインターフェイス・プランナーを起動できるようになり、ツール統合が向上
  • その他の機能については、インテル® Quartus® Prime 開発ソフトウェアのサポートページを参照してください。

 

テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。購入を検討される場合は、その他の情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。性能やベンチマーク結果についての、さらに詳しい情報は、http://www.intel.com/benchmarks/ (英語)をご参照ください。