MAX® II CPLD を用いた設計は簡単に行うことができます。表に示すデザイン・リソースでは、MAX II CPLD を評価、設計するにあたって必要となる技術情報を提供します。

カテゴリ デザイン・ユーティリティ 説明
一般的なリソース
一般的なリソース デバイス・ファミリの機能 デザイン要件を満たす適切な MAX II デバイスを見つけることができます。
MAX II CPLD アプリケーション MAX II CPLD が最適に活用できるアプリケーションの概要を示します。
I/O 機能 MAX II CPLD でサポートされる I/O 規格および I/O 性能を確認することができます。 使いやすさを最適化しシステム統合を支援するその他の I/O 機能について紹介します。
資料 すべての MAX II CPLD 関連資料を提供します。
トレーニング さらに学習したいユーザー向けに、オンラインまたはインストラクター指導のトレーニング・クラスを提供しています。
ビデオ・オン・デマンド・リソース
ビデオ・オン・デマンド・リソース CPLD によるポータブル・アプリケーション設計 ポータブル・アプリケーションのデザインに MAX II CPLD を活用することで実現する迅速な製品開発についてご紹介します。
その他の MAX II オンライン・セミナー その他の MAX II 関連のオンライン・セミナーを紹介します。
ソフトウェア・リソース
DVD Quartus® II ソフトウェア Quartus II ソフトウェアが MAX II CPLD による設計をどのようにサポートするかについて紹介します。
Quartus II Web Edition ソフトウェア Free

MAX II および MAX CPLD の全デバイスをサポートする無償の Quartus II Web Edition ソフトウェアをダウンロードできます。ライセンス不要

Quartus II ソフトウェアの使用方法 プログラマブル・ロジック設計が初めてのユーザー、または Quartus II ソフトウェアを使った経験がないユーザー向けに、約 1 時間でプログラマブル・ロジックの設計を習得できるオンライン・デモを提供します。
IP MegaStore™ アルテラおよびアルテラのパートナーから標準 IP (intellectual property) コア・ファンクションを提供します。 IP コアは、アルテラのデバイス向けに最適化されており、設計およびテスト時間を短縮します。また、ライセンスを購入する前にシミュレータやハードウェアでの評価が可能です。
開発キット・リソース
開発キット MAX IIZ 開発キット New

この開発キットには、アルテラの MAX II または MAX IIZ CPLD デバイス上に、シンプルなローエンド向けシステムを構築するための最新のハードウェア・プラットフォームが梱包されています。このボードには、240 LE、8,192ビットのユーザー・フラッシュ・メモリ (UFM)、そして25uA のスタンバイ・パワーを 6 mm x 6 mm のパッケージの中にまとめた EPM240ZM100Cx デバイスが含まれます。またこのボードは、 EPM240T100Cx または EPM570T100Cx デバイスを追加できる機能をサポートしています。そして EPM240ZM100Cx をさらに高集積の EPM570ZM100Cx デバイス (570LE) に交換できるピン互換性があります。

  • 64 汎用 I/O
  • 2つの capsense ボタン、2つのプッシュボタン・スイッチ
  • ユーザー・インターフェース・コネクタ
  • 外部バッテリ・インターフェース・コネクタ
  • CPLD デバイスのコンフィギュレーションのためのロジックを搭載
  • 電源搭載
MAX II 開発キット この PCI エッジ・コネクタ搭載のキットには、各種機能(LCD ディスプレイ、USB、SPI、JTAG、パワー・メーター、温度ゲージ、拡張ヘッダ)、2 つの リファレンス・デザイン(PCI と USB)、およびデザイン例が付属しています。
MAX II マイクロ・キット パソコンのUSB ポートに接続して使用できるもっとも低コストな開発キットです。CPLDの デザインを完了したあと、このボードを USB-Blaster™ として、アルテラ FPGA をプログラムすることができます。
MAX II スターター・キット 多数の機能を備えた低コストな開発キットです。
MAX II LED キット MAX II CPLD を使用して LED をドライブする方法を紹介します。

 

MAX II デバイスおよび開発キットの購入

MAX® II 開発キットを利用することですぐにMAX II の設計がスタートできます。アルテラでは、表に示す以下の低コスト開発キットを推奨しています。

表 1. 開発キット

開発キット名

対象デバイス

仕様

ベンダー
MAX II 開発キット EPM1270

データ・シート (PDF、英語版)

アルテラ

MAX II マイクロ・キット EPM2210

ユーザ・マニュアル (PDF、英語版)

Terasic

MAX IIZ 開発キットのアップデートについては、アルテラまたは販売代理店までお問い合わせください。

 

資料 および Early Power Estimator

もっとも一般的に参照される MAX II の資料 あるいはMAX II デバイスに関連するすべての資料を参照することができます。

FPGA デザイン・ソフトウェアおよび開発ツール

習得しやすく使い易い Quartus® II ソフトウェアを使用し、MAX II CPLD の利点を最大限に活用して、次世代システム・デザインに対する性能目標を達成し、デザインをより短期間で完成し、そして消費電力要件を満たすことができます。

Quartus II ソフトウェアでサポートされている最新の機能や新しいデバイスについては、Quartus II ソフトウェアの新機能のページをご覧ください。Quartus II ソフトウェアが MAX II デバイスをどのようにサポートしているかについて詳しくは、CPLD 設計に最も使いやすいデザイン・ソフトウェアのページをご覧ください。

デザイン例および IP コア

アルテラと AMPPSM (Altera Megafunction Partner Program)のメンバは、MAX II CPLD の設計を加速する IP (intellectual property)コアおよびリファレンス・デザインを提供します。MAX II デバイスで一般的に使用される IP コアは、PCI 32 ビット・マスタ/ターゲットまたは PCI 32 ビット・ターゲット、および I2C マスタ/スレーブです。OpenCore および OpenCore Plus バージョンのコアにより、購入前に IP コアを実機で評価することができます。

デザインの開始