高速伝送に関する用語集

データを構成する 1 と 0 の数を確実に均等にするために 8 ビット・データを 10 ビット形式に符号化する方法。 データ遷移密度、クロック・インテグリティ、および DC バランシングを保証するために、高速クロック・データ・リカバリ（CDR）のデータ転送に使用される。

シリアル・ストリームでのデータの開始を示すために送信される特殊なコードまたはコンマ。 データを再整列させるためにレシーバによって使用される。

一般に、信号が通過する必要がある距離が原因で発生する信号振幅の減少

ビット・エラー・レート・テスト中に生成される、ビット・エラー・レートのグラフィカル表現。 形状がバスタブに似ていることから称される。

ビット・エラー・レート。 BER は、エラーのビット数を一定期間内に受信したビット数で割ったものと考えることができる。

ビット・エラー・レート・テスタ。 ビット・エラー・レートの測定に使用される計器。 一般に、パターン・ジェネレータと信号アナライザで構成されている。

ビルトイン・セルフ・テスト。 組み込まれた回路によってテスタビリティを実現する手法。外部装置の接続は不要となる。

帯域幅。 動作周波数によって上限が決まる。

クロック・データ・リカバリ。 伝送のためにクロックとデータを 1つの信号に埋め込む手法。 高速シリアル・データは、クロックとデータを別々に送信する際に生じるスキューおよびジッタの問題を解決するために、クロックをデータ・ストリームに埋め込む必要がある。

高速データ・インタフェースの処理に 2 チャネル以上が必要なときに、トランシーバ・チャネルの調整に使用されるトランシーバ回路

Continuous Jitter Pattern：連続ジッタ・パターン。 10-Gbit イーサネット適合性テストに使用される IEEE テスト・パターン

特定のプロトコルで使用されるコンマの選択。 例えば、XAUI は、/K/、/A/、/R/、および /T/ コードを使用する。ただし、/K/ は「レーンの同期」、/A/ は「レーンのアライメント」、/R/ は「コードのスキップ」、/T/ は「終了」を意味する。

8b10b エンコーディングにある制御情報用の独自のコード。 K 文字としても知られている。

差動レシーバの両方の入力に現れる、振幅と位相が同じ信号またはノイズ。 このノイズはレシーバの入力で除去できる。これはコモン・モード・リジェクションとして知られている。

回路内の特定の測定点。 システムの特性評価時に、信号が規格に準拠していることを示すために使用される。

近隣の回路からの影響による望ましくない信号で、2つの回路間の相互インダクタンスまたは相互キャパシタンスによって発生する。

Continuous Random Pattern：連続ランダム・パターン。 10-Gbit イーサネット適合性テストで使用される IEEE テスト・パターン。

クロック・リカバリ・ユニット。 CDR ベース伝送方式でクロックの回復に使用される専用回路。

1 または 0 の均等なバランスを確保するための符号化されたデータ・ストリーム。 DC バランシングを確保するために、8b10b エンコーディングが開発された。

2つの異なる回路を結合する方法。この方法により、これらの回路が 1つの信号の静的な DC 特性と動的な AC 特性の両方を共有することが可能になる。

デューディ・サイクル歪み。 1 および 0 の信号のパルス幅の違いとみなされる波形の歪み。 パルス幅の歪みとしても知られている。

データ依存ジッタ。 システム帯域幅の制限に起因するパルス拡散によって生じるジッタ。 時間領域では DDJ、周波数領域では ISI として知られている。

伝送されるすべてのビットに 2つの相補信号（同一極性と逆極性）を使用する信号方式。 差動信号方式では、コモン・ノイズはバッファによって除去される。

高速信号にオープン・トラックの影響を及ぼし、信号の反射を引き起こす PCB の不適切なレイアウト。 一般的な問題には、トラック・レイアウト時に直角にビアを配置したり、90 °のコーナリングの使用することなどが含まれる。

確定的ジッタ。 あるシステム内で、制御された条件の下で生じる再現性を有するジッタ。 バウンド・ジッタとしても知られている。

ダイナミック・フェーズ・アライメント。 ソースシンクロナス・データを送信されたクロックに揃える方法。スキューの問題を軽減することにより、PCB レイアウトを簡略化する。 DPA は Stratix® GX デバイスについて、最大 1 Gbps のデータ・レートをサポートする。

Device under test： テスト中のシステムまたはユニットを指す。

電磁波障害。 ある回路から別の回路に放射される不要な電磁波。干渉やノイズの原因となる。

送信中の信号減衰を補償するために高周波信号のゲインを高める方法。 イコライゼーション回路は、一般にレシーバ回路内に組み込まれる。

多数のデータ・サイクルにわたって生成された高速波形が重畳されたもの。伝送線路に関連する電圧ノイズとタイミング・ノイズを示す。 グラフ内のアイがはっきり見えるほど、信号品質が高い。

高速フーリエ変換

PCB 構造およびバックプレーン構造で使用される標準ラミネート

デバイスのグランド・プレーンに瞬間的に生じるノイズ。このノイズにより、0 信号が誤って 1 と認識される。 グランド・バウンスは、同時スイッチング出力（SSO）によって生じる。

集積回路に重点を置いた HP シミュレーション・プログラム。 システム・シミュレーション中にトランシーバの挙動を確認するためにアナログ回路シミュレーション・モデルを使用する。

I/O Buffer Information Specification： システム・シミュレーション中にトランシーバの挙動を確認するために使用される I/O バッファ・ビヘイビア・モデル。 IBIS モデルは、1 Gbps を超える高速シミュレーションには適さない。

データが存在しないときにクロック・データの同期を維持するために送信される K （コンマ）コード・データ・シーケンス。 8b10b エンコーディングでは、K28.5 コードがこの機能のために使用される。

トランスミッタ、レシーバ、および伝送線路のインピーダンスを確実に等しくすること。 インピーダンスの不整合により、信号反射、リンギング、オーバーシュート、アンダーシュート、および階段状の波形が生じることがある。

Inter-symbol Interference（シンボル間干渉）。 現在のデータに干渉する前の信号の残留によって生じるデータの破壊。 一般に、伝送線路上の反射によって起こる。

国際電気通信連合・電気通信標準化セクタ。 電気通信に関する標準機構

Just A Bunch Of Drives（単なる多数のドライブ）。 独自のエンクロージャ内に実装された 1 つまたは複数のディスク・ドライブのうち制御プロセッサを搭載していないものに対するストレージ・ネットワーク用語。

理想の信号遷移と実際の信号遷移の間の時間遅延。

ローカル・エリア・ネットワーク

Lightning Data Transport（ライトニング・データ・トランスポート）。 コンピュータ・ベースのアプリケーションで使用される低電圧差動ロジック標準規格。 名称が HyperTransport™ 標準規格に変更された。

低電圧差動シグナリング。 高速トランシーバ・アプリケーションに広く使用されている高速差動 I/O インタフェース。

高速 I/O チャネルのトラック長を確実に等しくするために使用されるレイアウト手法を表す PCB 用語。 PCB 上では波状線のように見える。

Methodologies for Jitter Specification（ジッタ仕様の方法論）。 製品に対して適合が義務付けられた、特定のプロトコルに対するジッタ仕様と測定値が記述された文書。製品がある仕様に準拠する以前にこれらのジッタ仕様と測定値に適合しなければならない。

被ドライブ・ライン（アグレッサ）の電圧の変化率に比例してクワィエット・ライン（ビクティム）に電流を注入する電界を介して、2 つの導体が結合すること。

電界を利用して、被ドライブ・ライン（アグレッサ）からクワィエット・ライン（ビクティム）に電流を誘導する効果。

波形が正常値に収まる前に上限値を超えて上昇する割合。

プリント基板。 絶縁シートを予め定義された導電体のパターンで被覆したもの。これに電子コンポーネントを実装したものが回路である。

Pseudo Current Mode Logic（擬似カレント・モード・ロジック）。高速ステート・スイッチング特性を有するため、高速アプリケーションに使用される標準 I/O 規格。

データを揃えるために、データ・ストリーム内の特定のデータ・パターンを識別するために使用されるトランシーバ・ロジック。 8b10b コンマ・コード、SONET データ内の A1A2 パターン、またはユーザのデータ・コードを使用できる。

Phase-Locked Loop（フェーズロックド・ループ）。 制御オシレータの入力信号と出力信号間の位相差に基づく、閉ループ周波数制御システム。

擬似ランダム・ビット・シーケンス。 特定のランダム性および自己相関性を示す電気通信テストシーケンス。 PRBS シーケンスは、ランダムなデータ条件下でのシステムの性能評価に使用できるだけでなく、完全に予測および再現可能である。

伝送媒体によって生じる IR 損を補償するためにデータ信号を増幅する方法。 プリエンファシスでは、遷移が起こると最初の信号が増幅され、最初の 周期 の後にラン・レングスが 1 を超えた信号はディエンファシスされる。

パルス幅の歪み（DCDを参照）。

受信したデータを内部ロジック・クロックに一致させるために使用されるトランシーバ・ロジック。 CDR ベース・システムでは、送信中および受信中のデバイスのクロック周波数が一致しないことがよくある。 このミスマッチによって、データは受信デバイスが解釈できる速度よりわずかに速くまたは遅く送信される可能性がある。 レート・マッチャは、送信プロトコルで定義されるとおり、送信データを損なうことなく、データ・ストリームから除去可能な文字を挿入または削除することによって、回復したクロックと PLD ロジック・アレイ・クロックとの周波数の違いを解決する。 クロック補正としても知られている。

以前に送信された信号が伝送線路に出現すること。これによって現在の信号への干渉が生じる。 反射は伝送線路の不適切な終端または不連続によって起こる。このような伝送線路では、信号エネルギーがレシーバ内で完全に吸収されないため、トランスミッタに向けて戻される。

レシーバに信号のオーバーシュートおよびアンダーシュートが生じること。伝送線路上の反射によって起こる。

ランダム・ジッタ。 エッジ遷移中に現れるランダム・ノイズによって生じる予測不能なジッタ。コンポーネントの設計不良またはノイズの多い電源に起因する。

ランダム・パターン。 10-Gbit イーサネット適合性テストに使用される IEEE テスト・パターン。

データ・パスからクロックを回復するのに必要な遷移発生までの UI（Unit Interval）数。 CDR ベースの伝送を指す。

DC バランシングを提供し CDR を保証するために、データのビット分散に使用される所定の伝送エンコーディング方式。 SONET/SDH アプリケーションに使用される。

Sシリアライザ／デシリアライザ トランスミッタで、ソースからの低速パラレル・データを高速シリアル・データに変換し、送信する。
レシーバで、受信した高速シリアル・データを低速パラレル・データに変換する。

プロトコルの許容差内で、レシーバが送信データを確実に正しく解釈するのに使用されるデザイン手法。

低速で変化するジッタで、通常は PLL によって追跡される。 正弦波ジッタは、システム内の各種信号のクロス・カプリングによって生じる。 Cyclostationary Noise（周期定常ノイズ）としても知られている。

同時に送信された異なるビットの間の時間遅延。レシーバ側で測定される。

データ・アライメントのために使用される K（コンマ）キャラクタ。 レシーバは、データ・ストリームからこれらのキャラクタを削除して、チャネル間またはシステム・クロック間のスキュー問題を許容する。 チャネル・アライメントやレート・マッチングに使用される。

同期光ネットワーク。 光学システムの接続について記述した電気通信ネットワークの標準規格。

同時スイッチング出力。 多数の出力が同時に同じレベルに切り替えられる状態。 これによって、保護されていないシステムにグランド・バウンスが生じることがある。

トランスミッタ、レシーバ、および伝送線路間のインピーダンス・マッチングを確実にするために、伝送線路にパッシブ・コンポーネントを追加すること。

Telecom Industry Association。 通信に関する標準機構。

波形が正常値に収まる前に下限値を超えて低下する割合。

多層 PCB の相互接続性を得るための方法として使用される。 接続性を必要とするトラックに、スズメッキされたホールを接続することにより形成される。

差動出力電圧。 アクティブ Low およびアクティブ High の信号電圧レベル間のピーク・トゥ・ピーク電圧の差を指す。

ワイド・エリア・ネットワーク。 多数の LAN の相互接続に使用される通信ネットワーク。

ジッタに似ている。 デジタル波形の最初に送信された状態からの長期間での変化。

10-Gbit Attachment Unit Interface。 物理インタフェース（PHY）とメディア・アクセス・コントロール（MAC）の間のオプションの 10G イーサネット接続を指す。 XGMII の代替として、チップ間アプリケーションまたはバックプレーン・アプリケーションに使用できる。 XAUI は、3.125 Gbpsで動作する 4 チャネル・インタフェースを提供する。

10-Gbit Media Independent Interface。 MAC と PHY との間の 10-Gbps イーサネット・インタフェース接続を指す。 XGMII は、312 Mhz で動作する 74 ピン・インタフェースを提供する。

10-Gbit、16 ビット・インタフェース。 MAC と PHY との間のオプションの 10-Gbps イーサネット・インタフェース接続を指す。 622～645 Mbps で動作する 16 の差動レーンを必要とする。