パート I
パート II
はじめに
従来、デジタル・デザインは比較的扱いやすいものでした。周波数が低いと信号はデータ特性を維持し、システムは通常どおり動作可能なため、設計者は動作速度が 30MHz までの回路であれば、伝送線路の影響に関連した問題を気にすることなく開発できました。しかし、システム性能が向上すると、設計作業はより困難になります。高周波がシステムに与えるインパクトのために、設計者はデジタル特性だけでなく、システム内のアナログ的な影響についても配慮しなければなりません。
最も大きなデザイン上の課題のいくつかは、伝送線路の影響が送信中のデータに重要な影響を与える可能性がある I/O 信号処理に関するものです。低速時には、伝送媒体が特に長い場合を除いて、周波数応答は信号にはほとんど影響を与えません。しかし、速度が上昇すると高周波の影響が優勢になり、最も短い線路でも、リンギング、クロストーク、反射、グランド・バウンスなどの問題の影響を受けて、信号応答が大きく損なわれるため、シグナル・インテグリティが低下します。現実には、これらの問題は適切なデザイン手法および簡潔なレイアウト・ガイドラインに従うことによって克服できます。アルテラは、これらの問題を克服するための情報を提供します。
伝送線路の影響
伝送線路は、トランスミッタとレシーバの間にある信号を伝達可能な接続のことです。従来、伝送線路は長い距離で動作する電気通信用のケーブルと考えられてきました。しかし、デジタル信号は高速で伝送されるので、最短のパッシブ・プリント基板（PCB）トラックでも伝送線路の影響を受けます。
低い周波数では、ワイヤや PCB トラックは抵抗、キャパシタンス、またはインダクタンスのない理想的な回路といえます。しかし、高い周波数ではAC回路特性が支配的となるため、ワイヤでインピーダンス、インダクタンス、キャパシタンス成分が増大します。回路モデルは、以下の図1に示すとおり計算でき、ワイヤやトラックの特性インピーダンスを求めるのに使用できます。このワイヤのインピーダンスは、伝送経路内でのミスマッチによって信号の品質が低下するため非常に重要です。
図 1. 伝送線路の回路モデル表記
インピーダンスの不整合
インピーダンス不整合が発生するのは、ソースの出力インピーダンス（ZS）、線路のインピーダンス（ZO）、およびレシーバまたは負荷のインピーダンス（ZL）が等しくない場合です。これは送信された信号がレシーバ内で完全に吸収されずに、余分なエネルギーが反射されてトランスミッタに戻ることを意味します。 このプロセスは、すべてのエネルギーが吸収されるまで継続されます。 高いデータレートでは、これが信号に危険な影響を及ぼし、オーバシュート、アンダーシュート、リンギング、階段状波形を生じ、これらすべてが信号処理でエラーを引き起こします。
トランシーバ・バッファが伝送媒体に整合するときは、インピーダンス不整合の問題は解決されます。PCB の場合、これは慎重に媒体を選択し、適切な終端方法を使用すれば達成できます。
図 2. 並列終端
この問題を克服するために、アプリケーションに応じていくつかの異なる終端方法が使用されています。これらには、（図 2 に示す）並列終端、および低周波の影響を除去し高周波の信号を通過させるローパス・フィルタがRC網によって形成される複雑な抵抗・コンデンザ（RC）終端などがあります。
外部コンポーネントを使用すれば状況が改善する場合もよくありますが、PCB の場所を占有し、余分なトラック・スタブも必要なので、新たな問題が生じる可能性があります。
アルテラの高速 I/O ソリューションは、必要な外部コンポーネント数を削減するために、オンチップ・プログラマブル・ソリューションを提供します。Stratix® デバイスと Stratix® GX デバイスは、オンチップ終端テクノロジを提供します。 このテクノロジは、シリアルおよび差動 I/Oに対して、レシーバー ドライバおよびトランスミッター ドライバ・インピーダンス・マッチングを提供します。Stratix GX デバイス上の高速トランシーバ・ブロックは、さらに高速トランシーバ回路内にほとんどの高速標準 I/O 規格をサポートするためのプログラマブル終端方式を用意しています。終端に加えて、適切な PCB デザイン手法を使用して、これらの問題を克服することができます。
