Stratix® II GX FPGA の高速デザインの開発、レイアウト、そして検証をお手伝いするデザイン・リソースを提供します。
![]()
- Stratix® II GX アイ・ダイアグラム・ビューワで様々な実測のアイ波形を表示
- 消費電力を最小化するように最適化された Stratix II GX トランシーバ
- Stratix II GX トランシーバは、低消費電力に最適化
- プラグ・アンド・プレイ シグナル・インテグリティ イコライザー・ツール
- シミュレーション・プロセスを短縮する PELE (Pre-emphasis and Equalization Link Estimator)テクノロジ
- Transceiver dynamic reconfiguration to support multiple protocols, data rates and physical medium attachment (PMA) settings
- Reduce risk, development time, and cost with the new Stratix II GX high-speed board design advisor documents
- Evaluate the simultaneous switching noise in your design with the Stratix II GX early SSN estimator
- Stratix II GX ハンドブック
- アプリケーション・ノート
- ホワイトペーパー
- カンファレンスペーパー
- Digitally Assisted Adaptive Equalizer in 90 nm With Wide Range Support From 2.5 Gbps-6.5 Gbps (PDF) (Presented at DesignCon 2007)
- Equalization Challenges for 6-Gbps Transceivers Addressed by PELE—A Software-Focused Solution (PDF) (Presented at DesignCon 2007)
- FPGA Design for Signal and Power Integrity (PDF) (Presented at DesignCon 2007)
- Pre-Emphasis and Equalization Parameter Optimization With Fast, Worst-Case/Multibillion-Bit Verification (PDF) (Presented at DesignCon 2007)
- Calibration Techniques for High-Bandwidth Source-Synchronous Interfaces (PDF) (Presented at DesignCon 2007)
デバイス・モデル
- IBIS モデル
- SPICE モデル (詳細は mySupport までお問い合わせください。)
- トランシーバ ELDO モデル
- Mentor Graphics® Hyperlynx 用 シリコン・デザインイン・キット
- Cadence Allegro プラットフォーム用 シリコン・デザインイン・キット
シミュレーション・ツール & テクノロジ
Cadence Allegro プラット・フォーム、そしてMentor Graphics ICX や Hyperlynx ツール・チェイン用のデザインイン・キットには、検証済みのモデル、トポロジー・ファイル、レイアウト制約、PCB ファイルおよびフットプリントのサンプル、チュートリアル、資料、スクリプト、そしてその他のユーティリティが含まれています。
![]()
- トランシーバ・シグナル・インテグリティ開発キット、Stratix II GX エディション
- トランシーバのシグナル・インテグリティとその機能の評価を対象
- 解析を簡略化する使いやすいコンフィギュレーション・ツールを同梱

