Stratix II GX シグナル・インテグリティ機能

シグナル・インテグリティの管理は、正常なデータ転送を実現する上で非常に重要です。標準の FR-4 PCB 材料は高速エッジ・レート信号の環境としては好ましくない場合もありますが、材料コストの面から、多くのアプリケーションに対する唯一のソリューションです。

Stratix® II GX FPGA は、トランシーバに優れたジッタ特性を提供し、また PCB デザインを簡素化しボード損失を考慮した機能をトランシーバに追加することで、シグナル・インテグリティの問題を簡素化します。Stratix II GXのトランシーバは、Stratix GX のクラス最高の能力に基いて設計されており、標準の FR-4 PCB 材料でも、40 インチの伝送ラインで 6.375 Gbps を実現します。また、シグナル・インテグリティ機能により、Stratix II GX FPGA はレガシー・システムにおいて初期の目標よりも高いデータ・レートで動作することができます。

Stratix II GX FPGA ファミリは、特定の高速インタコネクト用に自動的かつ継続的にイコライザをモニタし、最良のアイ開口部を提供できるようにイコライザを調整することが可能な業界唯一のデバイスです。アルテラのアダプティブ分散補正エンジン (ADCE) テクノロジにより、1つの FPGA イメージを持つことが可能になります。そのため、システム内のすべてのカード・スロット、在庫軽減、特性評価、トレーニング・コストの削減に役立ちます。

ADCE は、製造のばらつき、材料、温度、電圧 を継続的にモニタおよび補正を行うことが可能です。

Stratix II GX トランシーバ FPGA のシグナル・インテグリティ機能

表 1 は Stratix II GX FPGA のシグナル・インテグリティ機能の概要を示します。

Stratix II GX FPGA では、プリエンファシス、イコライザ、および V_ODはすべて動的にプログラム可能です。このため、トランシーバの動作中にレベルを変更することができ、相互接続性テストのためのインタフェースの調整、あるいはシステム内のボード位置に応じた設定の変更が簡単に行えます。

その他のシグナル・インテグリティ機能

表 2 は、FPGA アーキテクチャをサポートするために Stratix II および Stratix II GX デバイスに追加されたシグナル・インテグリティ機能の一覧です。

一般的な FPGA アーキテクチャのシグナル・インテグリティ問題の詳細については、シグナル・インテグリティ・センタを参照してください。

シミュレーション

シミュレーションは高速ボード・デザインの主要な要素です。シミュレーションによって、リスクが低減され、PCB リビジョンの必要性が軽減され、システムが最適速度で動作することが保証されます。シミュレーション・プロセスをサポートするために、アルテラは主要なサードパーティ EDA シミュレーションおよび PCB レイアウト・ツールで使用できるモデルとデザイン・イン・キットを提供しています。モデルは Stratix II GX デバイスのトランシーバ・バッファの動作を正確に反映しており、ユーザはシステム要件に合わせて、プリエンファシス、イコライザ、および V_ODの正しいレベルを選択できます。モデルとデザイン・イン・キットには以下が含まれます。

• IBIS モデル
• SPICE モデル (1)
• Pre-emphasis and Equalization Link Estimator (PELE)
• トランシーバ DML モデル
• トランシーバ VHDL_AMS モデル
• トランシーバ ELDO モデル
• Cadence Allegro プラットフォーム用シリコン・デザイン・イン・キット
• Mentor® Hyperlynx プラットフォーム用シリコン・デザイン・イン・キット
• Mentor ICX プラットフォーム用シリコン・デザイン・イン・キット

デザイン・イン・キットは、Cadence AllegroプラットフォームとMentor Graphics® の ICX および Hyperlynx ツールで利用できます。キットには、検証済みのモデル、トポロジ・ファイル、レイアウトの制約、PCB ファイルおよびフットプリントのサンプル、チュートリアル、ドキュメント、スクリプト、その他のユーティリティが含まれています。

注 :

(1) HSPICE モデルには、NDAが必要となります。詳細は、日本アルテラの販売代理店へお問い合わせください。