65 nm のCyclone® III FPGA は最高水準のシグナル・インテグリティを提供することによって、システム障害のリスクの低減、デザイン・プロセスの簡素化、そしてデザインの性能と柔軟性の向上を実現します。表 1 に Cyclone III のシグナル・インテグリティ強化機能を示します。
シグナル・インテグリティ
| 表 1. Cyclone III FPGA のシグナル・インテグリティ強化機能 | |
| 強化機能 | 利点 |
|---|---|
| 12:1:1 のユーザ I/O：グランド・ピン ：電源ピンの比率 | 各 I/O にループ・インダクタンスとノイズを低減するための低インピーダンス・リターン・パスを提供します。 |
| 調整可能なスルー・レート・コントロール | ノイズを低減するために信号エッジを制御します。 |
| On-Chip Termination (チップ内終端) |
外部終端抵抗が不要のため、システム・コストを低減し、PCB（プリント基板）の設計を簡素化します。 |
| オン・ダイ・デカップリング | 高周波デカップリングを提供し、電源ノイズを抑制します。 外部 PCB デカップリング・コンデンサの部品点数を削減して、システム・コストを低減し、PCB デザインを簡素化します。 |
12:1:1 のユーザ I/O： グランド・ピン ： 電源ピンの比率
Cyclone III パッケージ・デザインでは、ノイズを低減しながら、ユーザ I/O ピン数を最適化しています。 Cyclone III のピン配列は、各シングル I/O に低インピーダンス・リターン・パスを提供して、VCC サグとグランド・バウンスを低減します。
調整可能なスルー・レート・コントロール
Cyclone III FPGA は調整可能なスルー・レート・コントロールを備えており、シグナル・インテグリティが向上するように信号のエッジ・レートを変更できます。 必要な標準 I/O 規格に合わせて 3つの異なる設定を使用して、ノイズとオーバシュートを制御できます。 この柔軟性によって、デザインのより細かい制御が可能となり、最適なシステム性能と優れたシグナル・インテグリティを達成できます。
On-Chip Termination
Cyclone III FPGA はすべての I/O ピンに直列 On-Chip Termination (OCT) テクノロジを提供しており、シグナル・インテグリティ性能をさらに改善し、外部終端抵抗を不要にします。 この技術はシステム・コストを低減し、PCB デザインを簡素化します。
オン・ダイ・デカップリング
オン・ダイ・デカップリング・コンデンサは、外部 PCB デカップリング・コンデンサとボルテージ・レギュレータ・モジュールでサポートできない高周波デカップリングを提供します。 これらの低インダクタンス・コンデンサは、電源ノイズを抑制して、優れたシグナル・インテグリティ性能を達成します。
これらのデカップリング・コンデンサは、また外部 PCB デカップリング・コンデンサの数も減し、ボード・スペースの節約、コストの削減、PCB デザインの大幅な簡略化を実現します。
IBIS & SPICE モデル
Cyclone III I/O SPICE & IBIS モデルは近日提供予定です。
- IBIS モデル
- SPICE モデル
- NDA が必要となります。詳細は、アルテラもしくは販売代理店にお問い合わせください。
関連資料
- Cyclone III デバイスの MultiTrack インタコネクト(PDF)
- Cyclone III デバイスの高速差動インタフェース (PDF)
- Cyclone III デバイスの外部メモリ・インタフェース (PDF)
- Cyclone III デバイスのパッケージ情報 (PDF)
- 高速 FPGA のプリント基板の設計ガイドライン (PDF)
- Basic Principles of Signal Integrity (PDF)
