Cyclone® IV FPGA はクラス最高のジッタ特性を持つトランシーバを提供することにより、容易にシグナル・インテグリティのための設計課題に対応することができます。また、アルテラの長期間におよぶトランシーバ・テクノロジの技術専門知識を活用して、Cyclone IV GX FPGA には高度なトランシーバ機能も内蔵されています。
これらの機能は、PCB デザインを容易にし、マルチタップ・プリエンファシス、プログラマブル VOD、およびOn-Chip Termination（チップ内終端）によって、避けられないボード損失を補償します （表 1参照）。Cyclone IV FPGA ダイおよびパッケージを強化する追加機能により、優れたシグナル・インテグリティおよびパワー・インテグリティとユーザーの柔軟性を最大限に向上することを実現します（表 2参照）。
Cyclone IV GX FPGA では、プリエンファシス、イコライゼーション、および VOD はすべてダイナミックにプログラム可能です。これにより、トランシーバの動作中にレベルを変更でき、システムでのボード位置に応じて、相互接続性テストのための インタフェースの調整または設定変更が容易になります。表 2 に、Cyclone IV FPGA の I/O およびパッケージング機能を示します。
| 表 2. 最適なシグナル・インテグリティのための Cyclone IV (GX および E) I/O およびパッケージング機能 | |
| 機能 | 利点 |
|---|---|
| 12:1:1のユーザ I/O、グランド、電源ピンの比率 | I/O ごとに低インピーダンス・リターン・パスを提供し、ループ・インダクタンスとノイズを低減します。 |
| 調整可能なスルー・レート・コントロール | 信号のエッジ・レートを制御して、ノイズを低減します。 |
| On-Chip Termination（チップ内終端） | 外部終端抵抗が不要になるため、システム･コストが低減され、PCB デザインが簡素化されます。 |
| オン・パッケージおよびオン・ダイ・デカップリング | 高周波デカップリングを提供し、電源ノイズを抑制します。外部 PCB デカップリング・コンデンサの数を減らすことによって、システム・コストを低減し、PCB デザインを簡素化します。 |
12:1:1 のユーザ I/O、グランド、電源ピンの比率
Cyclone IV パッケージ・デザインは、ノイズを低減しながら、最適なユーザ I/O ピン数を提供します。Cyclone IV のピン配置パターンは、1本の I/O ピンごとに低インピーダンスのリターン・パスを提供するため、 VCC サグとグランド・バウンスが減少します。
調整可能なスルー・レート・コントロール
Cyclone IV FPGA は調整可能なスルー・レート・コントロールを備えており、信号のエッジ・レートを変更してシグナル・インテグリティを向上させることができます。必要な標 準 I/O 規格に合わせて、3つの異なる設定を使用して、ノイズとオーバシュートを抑制できます。この柔軟性によって設計がより細かく制御され、最適なシステム性能と優れたシグナル・ インテグリティを達成できます。
On-Chip Termination （チップ内終端）
Cyclone IV FPGA は、すべての I/O ピンに直列On-Chip Termination (OCT) テクノロジを提供しており、シグナル・インテグリティ性能をさらに向上させ、外部終端抵抗を不要にします。このテクノロジによって、システム・コストが削 減され、PCB デザインが簡略化されます。
オン・ダイ・デカップリング
オン・ダイ・デカップリング・コンデンサは、外部 PCB デカップリング・コンデンサや電圧レギュレータ・モジュールではサポートできない高周波デカップリングを提供します。これらの低インダクタンスのコンデンサは、電源ノイズを抑制し、優れたシグナル・インテグリティ性能を達成します。
これらのデカップリング・コンデンサは、また外部 PCB デカップリング・コンデンサの数を減らすことによって、ボード・スペースの節約、コストの削減、PCB デザインの大幅な簡略化を実現します。
このページには、高速デザインの開発、レイアウト、および検証を支援する Cyclone IV FPGA リソースへのリンクが含まれます。
IBIS および SPICE モデル
相関済み Cyclone IV I/O SPICE および IBIS モデルを近日リリース予定です。
NDA が必要となります。詳細については、アルテラ販売代理店にお問い合わせください。
