FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

パラレルI/O

ホーム > テクノロジ > パラレルI/O

トランシーバ内蔵低コスト FPGA Arria GX  ウェブキャスト

Arria GX FPGA で実現するアプリケーション

Stratix II GX の高速シリアル・プロトコル

アルテラが提供している総合的な I/O インタフェース・ソリューションは、各種のシングル・エンド I/Oと差動 I/Oの標準規格、外部メモリ・インタフェース、および高速インタフェースをサポートしており、広帯域システム要求に対応できます。

 
  デバイス
  • Stratix® IV GX FPGA
    • Stratix IV I/O の接続性
    • シングル・エンド I/O サポート
    • ダイナミック On-Chip Termination(チップ内終端)
    • 外部メモリ・リソース 
    Stratix III FPGA
    • Stratix III I/O の接続性
    • シングルエンド標準 I/O 規格サポート
    • ダイナミック On-Chip Termination(チップ内終端)
  • Stratix II GX FPGA
    • ソースシンクロナス信号
    • ソースシンクロナス・プロトコル
    • シングルエンド標準 I/O 規格サポート
    • 外部メモリ・インターフェース
    • On-Chip Termination (チップ内終端)
  • Stratix II FPGA
    • ソースシンクロナス信号
    • ソースシンクロナス・プロトコル
    • シングルエンド標準 I/O 規格サポート
    • 外部メモリ・インターフェース
    • On-Chip Termination (チップ内終端)
  • Stratix GX FPGA
    • ソースシンクロナス信号
    • ソースシンクロナス・プロトコル
    • アプリケーション
    • シングルエンド標準 I/O 規格サポート
    • 外部メモリ・インターフェース
    • On-Chip Termination (チップ内終端)
  • Stratix FPGA
    • 差動標準 I/O 規格とシングル・エンド標準 I/O 規格
    • 高速インタフェースのサポート
    • 外部メモリ・デバイス・インタフェース
    • On-Chip Termination (チップ内終端)
  • Arria® II GX FPGA
    • I/O Features in Arria II GX Devices (PDF) 英語
    • External Memory Interfaces in Arria II GX Devices (PDF) 英語
    • High-Speed Differential I/O Interfaces with DPA in Arria II GX Devices (PDF) 英語
  • Arria GX FPGA
    • High-Speed, Source-Synchronous Differential I/O Interface (PDF) 英語
    • Selectable I/O Standards in Arria GX Devices (PDF) 英語 
    • External Memory Interfaces in Arria GX Devices (PDF) 英語 
  • Cyclone® IV FPGA
    •  I/O Features in Cyclone IV Devices (PDF) 英語 
    • External Memory Interfaces in Cyclone IV Devices (PDF) 英語 
  • Cyclone III FPGA
    • Cyclone III デバイスの I/O 接続
    • On-Chip Termination(チップ内終端)機能
    • 外部メモリ・デバイス・インタフェース
  • Cyclone II FPGA
    • Cyclone II I/O Support
    • Cyclone II インタフェースおよびプロトコル・サポート
    • 外部メモリ・デバイス・インタフェース
    • On-Chip Termination(チップ内終端)機能
  • Cyclone FPGA
    • Cyclone デバイスでのI/O サポート
    • 外部メモリ・デバイス・インタフェース
  ソフトウェア
  • Quartus® II ソフトウェア
  プロトコル & Intellectual Property
  • SPI-4.2
  • Serial RapidIO® 標準規格
  • HyperTransport™ 標準規格
  • コミュニケーション IP コア
  • インタフェース & ペリフェラル IP コア
  • DSP IP コア
  • エンベデッド・プロセッサ IP コア
  • 通信標準規格 コンソーシアム
  • インタフェース & ペリフェラル標準規格 コンソーシアム
  • DSP 標準規格 コンソーシアム
  デザイン例
  • バス & I/O デザイン例
  資料
  • IP コミュニケーション 資料
  • インタフェース & ペリフェラル 資料
  トレーニング
  • テクニカル・トレーニング・コース
  • アルテラ FPGA を使った、外部メモリとのインターフェース
  • アルテラFPGAにおけるPCI Express インタフェースの実装
  サポート
  • Board Design Guidelines Solution Center
  • Online Technical Support
このページを評価


  •  
  •  

     

     

     

    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール