パラレルI/O

アルテラが提供している総合的な I/O インタフェース・ソリューションは、各種のシングル・エンド I/Oと差動 I/Oの標準規格、外部メモリ・インタフェース、および高速インタフェースをサポートしており、広帯域システム要求に対応できます。

	デバイス
Stratix® IV GX FPGA Stratix IV I/O の接続性 シングル・エンド I/O サポート ダイナミック On-Chip Termination（チップ内終端） 外部メモリ・リソース  Stratix III FPGA Stratix III I/O の接続性 シングルエンド標準 I/O 規格サポート ダイナミック On-Chip Termination（チップ内終端） Stratix II GX FPGA ソースシンクロナス信号 ソースシンクロナス・プロトコル シングルエンド標準 I/O 規格サポート 外部メモリ・インターフェース On-Chip Termination （チップ内終端） Stratix II FPGA ソースシンクロナス信号 ソースシンクロナス・プロトコル シングルエンド標準 I/O 規格サポート 外部メモリ・インターフェース On-Chip Termination （チップ内終端） Stratix GX FPGA ソースシンクロナス信号 ソースシンクロナス・プロトコル アプリケーション シングルエンド標準 I/O 規格サポート 外部メモリ・インターフェース On-Chip Termination （チップ内終端） Stratix FPGA 差動標準 I/O 規格とシングル・エンド標準 I/O 規格 高速インタフェースのサポート 外部メモリ・デバイス・インタフェース On-Chip Termination （チップ内終端） Arria® II GX FPGA I/O Features in Arria II GX Devices (PDF) External Memory Interfaces in Arria II GX Devices (PDF) High-Speed Differential I/O Interfaces with DPA in Arria II GX Devices (PDF) Arria GX FPGA High-Speed, Source-Synchronous Differential I/O Interface (PDF)  Selectable I/O Standards in Arria GX Devices (PDF)   External Memory Interfaces in Arria GX Devices (PDF)   Cyclone® IV FPGA  I/O Features in Cyclone IV Devices (PDF)   External Memory Interfaces in Cyclone IV Devices (PDF)   Cyclone III FPGA Cyclone III デバイスの I/O 接続 On-Chip Termination（チップ内終端）機能 外部メモリ・デバイス・インタフェース Cyclone II FPGA Cyclone II I/O Support Cyclone II インタフェースおよびプロトコル・サポート 外部メモリ・デバイス・インタフェース On-Chip Termination（チップ内終端）機能 Cyclone FPGA Cyclone デバイスでのI/O サポート 外部メモリ・デバイス・インタフェース
	ソフトウェア
Quartus® II ソフトウェア
	プロトコル & Intellectual Property
SPI-4.2 Serial RapidIO® 標準規格 HyperTransport™ 標準規格 コミュニケーション IP コア インタフェース & ペリフェラル IP コア DSP IP コア エンベデッド・プロセッサ IP コア 通信標準規格 コンソーシアム インタフェース & ペリフェラル標準規格 コンソーシアム DSP 標準規格 コンソーシアム
	デザイン例
バス & I/O デザイン例
	資料
IP コミュニケーション 資料 インタフェース & ペリフェラル 資料
	トレーニング
テクニカル・トレーニング・コース アルテラ FPGA を使った、外部メモリとのインターフェース アルテラFPGAにおけるPCI Express インタフェースの実装
	サポート
Board Design Guidelines Solution Center Online Technical Support