NoBL (No Bus Latency) メモリを使用する ZBT (Zero Bus Turnaround) SRAM は、可能な全帯域幅を使用する、シンプルなインタフェースのシンクロナス・バースト SRAM です。ZBT SRAM デバイスはターンアラウンド・サイクル (すなわち、読み込み動作と書き込み動作の間のアイドル・サイクル) が不要なので、全帯域を使用できます。これに対し、標準的なシンクロナス・バースト SRAM ではターンアラウンド・サイクルが必要なので、使用可能な帯域幅が大幅に減少します。
アルテラ FPGA は、高性能の ZBT SRAM インタフェースをサポートします (表 1 参照)。
|
表 1. アルテラ FPGA でサポートされる ZBT SRAM メモリ・インタフェースの性能 |
|
|
デバイス |
ZBT SRAM インタフェースの性能 |
|
Stratix® |
200 Mbps (200 MHz) |
|
Stratix GX |
200 Mbps (200 MHz) |
|
APEX™ II |
200 Mbps (200 MHz) |
技術資料
アルテラは、ZBT SRAM インタフェースのデバイス・サポートに関する情報を含む技術資料を提供しています (表 2 参照)。
|
表 2. ZBT SRAM 技術資料 |
|
|
デバイス・ハンドブック |
対応デバイス |
|
Stratix / Stratix GX Device Handbook : |
Stratix / Stratix GX |
| ホワイトペーパー |
対応デバイス |
|
Selecting the Right High-Speed Memory Technology for Your System (PDF) |
すべてのデバイス |
|
アプリケーション・ノート |
対応デバイス |
|
Stratix / Stratix GX |
|
サポートとツール
アルテラは、ZBT SRAM メモリ・インタフェースのデザイン・プロセスを支援するツールを提供しています (表 3 参照)。
|
表 3. ZBT SRAM ソフトウェア・サポート & ツール |
|
|
機能 |
対応するデバイス |
|
I/O バッファ用 IBIS モデル |
Stratix |
IP コア & リファレンス・デザイン
アルテラは、ZBT SRAM デバイスとのインタフェースに使用できる、ZBT SRAM コントローラ・コア用のリファレンス・デザインを提供しています (表 4 参照)。
|
表 4. ZBT SRAM コントローラ IP コア & リファレンス・デザイン |
||
|
リファレンス・デザイン |
ベンダ |
サポートされるデバイス・ファミリ |
|
ZBT SRAM コントローラ・デザイン (VHDL) |
アルテラ |
APEX II |
|
ZBT SRAM コントローラ・デザイン (Verilog) |
アルテラ |
APEX II |
ZBT SRAM ベンダの一覧
関連リンク
- Stratix II / Stratix / Stratix GX デバイスの外部メモリ・デバイス・インタフェース
- Cyclone® II / Cyclone デバイスの外部メモリ・デバイス・インタフェース
- APEX IIの外部メモリ・インタフェース・サポート
