FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

外部メモリ・ソリューション・センター: DDR2 SDRAM

ホーム > テクノロジ > 外部メモリ > DDR2 SDRAM

関連リンク

  • メモリ・ソリューション・センタ
  • メモリ・インタフェース・デザイン オンライン・デモ
  • デバイス・サポート・センタ (信号 & ボード・デザイン)

アルテラ FPGA が提供するシグナル・インテグリティ

アルテラは、アルテラのFPGAおよびHardCopy® ASICでDDR2 SDRAMインタフェースを構築するための完全なPHYおよびコントローラ・ソリューションを提供します。PHYメガファンクション(ALTMEMPHYおよびUniPHY)と関連するHPMCII (High-Performance Memory Controller II) は全く別の製品です。DDR2 SDRAM PHYとコントローラは、MegaCore®ファンクションであり、個別に使用または組み合わせて使用することもできます。PHYインタフェースとコントローラを個別製品に分離した決定の背景にあるのは、アルテラのPHYインタフェースの利点を享受しながら、独自の専用コントローラを設計できるようにするという考え方に基づいています。これらを組み合わせると、完全な統合メモリ・インタフェース・ソリューションを実現します。表1にアルテラのFPGAおよびHardCopy ASICのDDR2 SDRAM性能を示します。

表1. DDR2 SDRAMの性能
デバイス 周波数(MHz) データ・レート(Mbps)
Stratix® V 400 800
Stratix IV 400 800
Stratix III 400 800
Stratix II 333 667
Arria® II GX 333 667
Arria GX 233 467
HardCopy IV 333 267
HardCopy III 333 267
HardCopy II 267 533
Cyclone® IV 200 400
Cyclone III 200 400
Cyclone III LS 167 333
Cyclone II 167 333

DDR2 SDRAMソリューション (PHYメガファンクションおよびコントローラ) について

アルテラのDDR2 SDRAM HPMCII MegaCoreファンクションは、業界標準のDDR2 SDRAMへの簡素化されたインタフェースを提供します。PHYメガファンクション(ALTMEMPHYおよびUniPHY)は、メモリ・コントローラとメモリ・デバイス間のインタフェースで、メモリに対する読み出しおよび書き込み動作を実行します。HPMCII MegaCoreファンクションは、PHYと連携して動作し、DDR2 SDRAMに対する完全なコントローラとPHYソリューションを作成します。 

DDR2 SDRAM HPMCII MegaCoreファンクションおよびPHYメガファンクションは、フル・レートまたはハーフ・レートのDDR2 SDRAM動作を提供します。HPMCII MegaCoreファンクションは、共通ルック・アヘッド付きバンク管理などの新しい高度な機能を搭載し、高性能と高い効率を提供します。PHYメガファンクション(ALTMEMPHYおよびUniPHY)は、DDR2 SDRAMデバイスにインタフェースするためのPHY要件をサポートします。UniPHYはStratixおよびArria GXデバイス・ファミリで使用できます。

適切なコアの選択

ALTMEMPHY、UniPHY、およびHPMCIIファンクションの使用について詳しくは、外部メモリ・インタフェース・ハンドブックを参照してください。

関連リンク

  • 外部メモリ・インタフェース・ハンドブック
  • メモリ・ソリューション・センター
  • シグナル・インテグリティ・センター
  • メモリ・コントローラ IP MegaStore
  • デバッグ GUI ユーザー・ガイド
  • デバッグ GUI ソフトウェア
  • Stratix V メモリ・リソース
  • Stratix IV メモリ・リソース
  • Stratix III メモリ・リソース
  • Stratix II メモリ・リソース
  • Arria II GX メモリ・リソース
  • Cyclone IV メモリ・リソース
  • Cyclone III メモリ・リソース
  • Cyclone II メモリ・リソース
このページを評価


  • DRAM
    • 概要
    • DDR SDRAM
    • DDR2 SDRAM
    • DDR3 SDRAM
    • RLDRAM II
    • SDR SDRAM
  • SRAM
    • 概要
    • QDR I / QDR II
    • ZBT/Nobl
  • FPGA 別
    • Stratix V
    • Stratix IV
    • Stratix III
    • Stratix II/Stratix II GX
    • Arria II GX
    • Cyclone IV
    • Cyclone III
    • Cyclone II
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール