Stratix® II および Stratix II GX デバイスは、幅広い外部メモリ・デバイス・インタフェースをサポートしています。
| 表1. Stratix II の外部メモリ・インタフェースに対する最大クロック・レートのサポート | ||
| メモリの種類 | 最大データ・レート（ピンあたり） | 最大クロック周波数 |
|---|---|---|
| DDR2 SDRAM | 667 Mbps | 333 MHz |
| DDR SDRAM | 400 Mbps | 200 MHz |
| RLDRAM II | 800 Mbps | 300 MHz |
| QDRII + SRAM | 1,200 Mbps | 300 MHz |
| QDRII SRAM | 1,200 Mbps | 300 MHz |
表 2 に、Stratix II デバイスを使用した外部メモリ・インタフェース構築のためのリソースおよび技術資料の一覧を示します。
| 表 2. Stratix II の外部メモリ・インタフェース・リソース | ||
| 資料 | 説明 | Key (1) |
|---|---|---|
| スタートガイド | ||
| AN 449: Stratix II および Stratix II GX デバイスの外部メモリ・インタフェース実装のためのデザイン・ガイドライン(PDF) | Stratix II デバイスの代表的なメモリ・インタフェース・デザイン・フローについて説明します。さらに、各デザイン・ステップへの関連情報を提供します。 | A |
| DDR メモリから Stratix II へのインタフェース | ||
| AN 328: Stratix II デバイスによる DDR2 SDRAM インタフェース(PDF) | DDR2 SDRAM メモリのインタフェース・アーキテクチャ、信号、およびタイミング解析について説明しています。 | L |
| AN 327: Interfacing DDR SDRAM with Stratix II Devices (PDF) | DDR SDRAM メモリのインタフェース・アーキテクチャ、信号、およびタイミング解析について説明しています。 | L |
| AN 326: Interfacing QDRII & QDRII+ SRAM with Stratix II, Stratix & Stratix GX Devices(PDF) | QDRII & QDRII+ SRAM メモリのインタフェース・アーキテクチャ、信号、およびタイミング解析について説明しています。 | L |
| AN 325: Interfacing RLDRAM II with Stratix II, Stratix & Stratix GX Devices (PDF) | RLDRAMII メモリのインタフェース・アーキテクチャ、信号、およびタイミング解析について説明しています。 | L |
| デバイスの選択 | ||
| Selecting the Right High-Speed Memory Technology for Your System (PDF) | アプリケーションに適したメモリを選択する方法について説明します。 | A/L |
| The Efficiency of the DDR & DDR2 SDRAM Controller Compiler (PDF) | 帯域幅、効率、およびリード・レイテンシなどの用語について説明してす。 | A/L |
| External Memory Interfaces in Stratix II & Stratix II GX Devices (PDF) | DDR メモリ・インタフェース・ピン、DQS 位相シフト回路、および DDR レジスタなどの Stratix II/Stratix II GX デバイスの内部リソースについて説明します。 | A/L |
| IP/メガファンクション・ユーザ・ガイド | ||
| DDRおよびDDR2 SDRAM高性能コントローラ・ユーザガイド (PDF) | コントローラ・インタフェースについて、また MegaWizard Plug-In Manager を ALTMEMPHY と共に使用したデザイン・フローについて説明します。 | A |
| DDR/DDR2 SDRAM Controller Compiler User Guide (PDF) | コントローラ・インタフェースについて、また SOPC Builder および MegaWizard® Plug-In Manager を使用したデザイン・フローについて説明しています。 | L |
| altmemphy Megafunction User Guide (PDF) | ALTMEMPHY の機能とアルテラの DDR/DDR2 SDRAM 高性能コントローラおよびサードパーティ・コントローラとのインタフェース方法について説明しています。 | A |
| IP MegaStore™ | アルテラおよびアルテラのパートナから提供されるさまざまな IP コアにリンクしています。さらにこのサイトでは、興味のある IP を検索することもできます。 | A/L |
| アプリケーションとデバッグ | ||
| AN 398: SOPC Builder による DDR/DDR 2 SDRAM の使用 (PDF) | SOPC Builder で DDR2 コントローラをインスタンス化し、SignalTap® II ロジック・アナライザを使用してリード＆ライト・トランザクションを検証するためのデザイン・フローについて説明しています。 | L |
| AN 392: 複数のレガシーDDR/DDR2 SDRAM コントローラ・インタフェースの実装 (PDF) | 1個の FPGA デバイスに複数のコントローラを実装するためのデザイン手法について説明します。 | L |
ALTMEMPHY を使用した複数のコントローラを単一の FPGA で実装するデザイン手法を紹介します。 |
A | |
DDR および DDR2 SDRAM コントローラを使った ECC デザイン・ブロックの使用方法について紹介します。 |
L | |
| AN 380: Test DDR or DDR2 SDRAM Interfaces on Hardware Using the Example Driver (PDF) | 機能およびハードウェア・シミュレーションを使用したデザイン例の検証について説明します。 | L |
| タイミング解析 | ||
| DDR Timing Wizard User Guide (PDF) dtw_timing_analysis.tcl |
DDR タイミング・ウィザード (DTW) を使用したタイミング解析手法および dtw_timing_analysis.tcl Tcl スクリプトを使用したタイミングのクローズ方法について説明します。 | L |
| TimeQuest Timing Analyzer (PDF) | TimeQuest アナライザの機能と SDC コマンドでデザインを制約する方法について説明します。 | A/L |
| TimeQuest リソース | このページでは、設計者のための TimeQuest アナライザに関する詳細情報を提供します。 | A/L |
| モデルおよびボードのデザイン・ガイドライン | ||
| AN444: デュアル DIMM DDR2 SDRAM メモリ・インタフェースのデザイン・ガイドライン (PDF) | デュアル DIMM DDR2 SDRAM メモリ・インタフェースを開発するためのデザイン・ガイドラインについて説明します。 | A |
| AN 408: DDR2 メモリ・インタフェース終端、ドライブ強度、および負荷に関するデザイン・ガイドライン (PDF) シミュレーション例 |
終端、ドライブ強度、および負荷に対するガイドラインについて説明します。 | A/L |
| ボード・デザイン・ガイドライン・ソリューション・センタ | アルテラ・デバイスのためのボード・デザイン関連情報を提供します。 | A/L |
| HSPICE モデル | アルテラ デバイスのすべての HSPICE モデルを提供します。 | A/L |
| IBIS モデル | アルテラ デバイスのすべての IBIS モデルを提供します。 | A/L |
| システム検証レポート | ||
| Stratix II DDR2 System Validation Summary (PDF) | 厳しい環境における機能の信頼性を確認するための一連の包括的テストで構成される、システム検証の結果について説明します。 | L |
| キットとボード | ||
| PCI Express 開発キット、Stratix II GX エディション | 完全な PCI Express ベースの開発プラットフォームを提供します。ボード上に DDR2 SDRAM が搭載されています。 | A/L |
| オーディオ・ビデオ開発キット、Stratix II GX エディション | 完全なビデオおよび画像処理開発プラットフォームを提供します。DDR2 SDRAM メモリが搭載されています。 | A/L |
| Nios® II 開発キット、Stratix II エディション | アルテラの Nios II 開発キット、Stratix II エディションは、ハードウェアおよびソフトウェア設計者がシステム・レベルのデザインや外部メモリ・インタフェースのテストを行うのに必要な機能を含む、完全な開発環境を提供します。 | L |
- L = レガシー統合スタティック・データパスおよびコントローラ （DDR & DDR2 SDRAM、RLDRAM II、および QDRII SRAM コントローラ MegaCore® ファンクション）
- A = ALTMEMPHY メガファンクションを通じて提供される新しい Auto-PHY ソリューション
