Cyclone® IV FPGA は、SDR SDRAM、DDR SDRAM、DDR2 SDRAM、Mobile DDR SDRAM、および QDR II SRAM などの幅広い外部メモリ・インタフェースをサポートしています。表 1 の各メモリ規格は、メガファンクションとして利用可能なセルフ・キャリブレート・データ・パスによりサポートされて、プロセス特性による影響を除去し、電圧と温度の変動を補償し、最大 400 Mbps のデータ・レートおよび迅速なタイミング収束を達成します。
| 表 1. 外部メモリ・インタフェースに対するCyclone IV の最大クロック・レートのサポート | ||
| メモリの種類 | 最大データ・レート（ピンあたり） |
最大クロック周波数 |
|---|---|---|
| DDR2 SDRAM | 400 Mbps | 200 MHz |
| DDR SDRAM | 333 Mbps | 167 MHz |
| Mobile DDR SDRAM | TBD | TBD |
| QDR II SRAM | 333 Mbps | 167 MHz |
表 2 に Cyclone IV FPGA 外部メモリに関する技術資料および関連情報の一覧を示します。
| 表 2. Cyclone IV FPGA の外部メモリ・リソース | ||
| 資料 | 説明 | |
|---|---|---|
| スタート・ガイド | ||
| 外部メモリ・ハンドブック | DDR、DDR2、DDR3、QDR II/+、そして RLDRAM II を含む外部メモリは、FPGA を使用した大多数のエンド・システムにおいて、キャッシュやデータ・ストレージ・スペースを供給します。 | |
| IP MegaStore™ | アルテラまたはパートナーによる、各種 IP (Intellectual Property) を紹介します。また、必要な IP を検索することもできます。 | |
| 外部メモリのデザイン例 | アルテラ製品で外部メモリ・ソリューションを開発するためのデザイン例が含まれます。 | |
| HSPICE Models | アルテラ・デバイス用のHSPICE モデルのリソースを紹介 | |
| IBIS Models | アルテラ・デバイス用のIBIS モデルの一覧表 | |
| デバッグ GUI ユーザー・ガイド (英語版・PDF) | デバッグ GUI のユーザー・ガイド | |
| デバッグ GUI | デバッグ GUI を含む ZIP ファイル | |
| Arria II GX デバイスの外部メモリ・インターフェイス (英語版・PDF) | DDR メモリ・インタフェース・ピン、DQS 位相シフト回路、および DDR レジスタなどのデバイス内部要素について説明します。 | |
| TimeQuest リソース | TimeQuest タイミング・アナライザについてさらに詳しく学ぶためのリソース | |
| ボード・デザイン・ガイドライン・ソリューション・センター | アルテラ・デバイス用のボード・デザイン関連のリソースを紹介 | |
