Arria® II GX FPGA I/O は、表1に示すように、DDR3、DDR2、DDR、SDR SDRAM、QDRII SRAM など、広範な外部メモリ・インタフェースをサポートしています。DDR3、DDR2、DDR、SDR SDRAMは、ALTMEMPHY メガファンクションとして利用可能な新しいセルフ・キャリブレーション・データパスによりサポートされ、プロセス特性による影響を除去し、電圧と温度の変動を補償し、最大 600 Mbps のデータ・レートおよび迅速なタイミング収束を達成します。
Arria II GX I/O 構造は実績のある Cyclone® III I/O 構造に基づいています。このため、表 2 で引用した Cyclone III FPGA 資料の多くが Arria II GX FPGA にも適用されます。
| 表 1. Arria II GX FPGA の外部メモリ・インタフェースがサポートする最大クロック・レート | ||
| メモリ・タイプ | 最大データ・レート（ピン当たり） | 最大クロック周波数 |
|---|---|---|
| DDR3 SDRAM | 600 Mbps | 300 MHz |
| DDR2 SDRAM | 600 Mbps | 300 MHz |
| DDR SDRAM | 400 Mbps | 200 MHz |
| SDR SDRAM | 300 Mbps | 150 MHz |
| QDRII SRAM | 500 Mbps | 250 MHz |
表 2 に、Arria II GX FPGA に外部メモリ・インタフェースを構築するためのリソースおよび技術資料の一覧を示します。
| 表 2. Arria II GX FPGA 外部メモリのリソース | ||
| 資料 | 説明 | |
|---|---|---|
| スタート・ガイド | ||
| 外部メモリ・ハンドブック | DDR、DDR2、DDR3、QDR II/+、そして RLDRAM II を含む外部メモリは、FPGA を使用した大多数のエンド・システムにおいて、キャッシュやデータ・ストレージ・スペースを供給します。 | |
| IP MegaStore™ | アルテラまたはパートナーによる、各種 IP (Intellectual Property) を紹介します。また、必要な IP を検索することもできます。 | |
| 外部メモリのデザイン例 | アルテラ製品で外部メモリ・ソリューションを開発するためのデザイン例が含まれます。 | |
| HSPICE Models | アルテラ・デバイス用のHSPICE モデルのリソースを紹介 | |
| IBIS Models | アルテラ・デバイス用のIBIS モデルの一覧表 | |
| デバッグ GUI ユーザー・ガイド (英語版・PDF) | デバッグ GUI のユーザー・ガイド | |
| デバッグ GUI | デバッグ GUI を含む ZIP ファイル | |
| Arria II デバイスの外部メモリ・インターフェイス (英語版・PDF) | DDR メモリ・インタフェース・ピン、DQS 位相シフト回路、および DDR レジスタなどのデバイス内部要素について説明します。 | |
| TimeQuest リソース | TimeQuest タイミング・アナライザについてさらに詳しく学ぶためのリソース | |
| ボード・デザイン・ガイドライン・ソリューション・センター | アルテラ・デバイス用のボード・デザイン関連のリソースを紹介 | |
