アルテラのSerial RapidIO ソリューション

統合Serial RapidIO ソリューション

アルテラは、カスタム Serial RapidIO® 処理エレメント、ブリッジ、およびスイッチの開発用に、幅広い FPGA ソリューションを提供しています。デバイスおよび IP サポートは、x1、x4、および 8 ビット・パラレル・インタフェースで利用可能です。コンフィギュラブル可能な Serial RapidIO IP コアおよび開発ボードを含むソリューションにより、以下を提供することによってシステム・デザインのコア機能に集中できます。

• 簡単かつ迅速なプロトコルの実装
• デザイン・リスクの低減
• 開発時間の短縮

エンベデッド・トランシーバはプロトコルの物理層をサポートし、トランスポート層、および論理層は IP でサポートされているため、プロトコルを 1個のデバイスに実装することができます。表 1 にアルテラ デバイスの Serial RapidIO ソリューションの概要を示します。

外部トランシーバ・ベースのシリアル Serial RapidIO ソリューション

Cyclone IV、Cyclone III および Cyclone II FPGA は量産向け、コスト要求の高いアプリケーション向けに外部トランシーバ (または PHY デバイス) とともに使用し、高集積および高性能が求められるアプリケーションでは以下で示すデバイスを利用できます。

• Stratix V E FPGA
• Stratix IV E FPGA
• Stratix III FPGA
• Stratix II FPGA
• HardCopy IV E ASIC
• HardCopy III ASIC
• HardCopy II ASIC

表 2 に Serial RapidIO に対応する外部 PHY ソリューションを備えたアルテラ FPGA を示します。

技術的背景

Serial RapidIO は、RapidIO 事業者団体が定義した、マイクロプロセッサ、デジタル信号処理（DSP）ファンクション、コミュニケーション／ネットワーク・プロセッサ、そしてエンベデッド・システム内の I/O デバイス間でデータや制御情報を送信するのに使用される高性能なポイント・ツー・ポイント、パケット交換インタコネクト・テクノロジです。図 1 にワイヤレス・アプリケーションでの標準的なサブシステムを示します。

図 1. ワイヤレス・サブシステム内のシリアル Serial RapidIO トポロジー

全二重ポイント・ツー・ポイント・リンクは1つまたは複数の高速シリアル・レーン（1x および 4x が現在定義されています）、そしてピークの帯域幅が最大 20Gbps の 1.25、2.50、3.125 または 5 Gbaud の信号レートでエンコードされた業界標準 8B/10B データ伝送によって確立されます。最初の RapidIO の仕様は、ソース・シンクロナス・クロッキング (またはビット・パラレル・クロックとデータ)を基に作成されていますが、それ以後の仕様にはピン数の削減や信号の到達距離の拡張を行うためにシリアル変換されたクロックやデータ伝送を採用しています。このため Serial RapidIO 標準はチップ間、ボード間、およびバックプレーンのインタコネクトに最適です。

関連リンク

デバイス

• Stratix V FPGA
• Stratix IV FPGA
• Stratix III FPGA
• Stratix II GX FPGA
• Stratix II FPGA
• HardCopy IV ASIC
• HardCopy III ASIC
• HardCopy II ASIC
• Arria V FPGA
• Arria GX FPGA
• Arria II FPGA
• Cyclone V FGPA
• Cyclone IV FPGA
• Cyclone III FPGA
• Cyclone II FPGA

標準プロトコル

• RapidIO Trade Association