PCI Express® ハード IP （Intellectual Property）ブロックには、アルテラ FPGA の PCI Express プロトコル・スタックが組み込まれています。これにはトランシーバ・モジュール、物理層、データ・リンク層、トランザクション層などがあります。Stratix® V GT、GX、そして GS FPGA ハード IP ブロックは、PCI Express Base specification 3.0, 2.0, & 1.1 に対応し、Stratix IV (GX & GT) FPGA および HardCopy® IV GX ASIC ハード IP ブロックは、PCI Express Base specification 2.0 & 1.1に対応し、Arria® II、Cyclone® V および Cyclone IV GX FPGA ハード IP ブロックは、PCI Express Base specification 1.1 に対応します。Stratix V、Stratix IV (GX & GT) FPGA および HardCopy IV GX ASIC は、複数のPCI Express ハード IP ブロックを備えています。
PCI Express ハード IP ブロックは、次の PCI-SIG 規格に準拠しています。
- PCI-Express Base Specifications, Rev 1.1 (2.5 Gbps)
- PCI-Express Base Specifications, Rev 2.0 (2.5 & 5.0 Gbps)
- PCI-Express Base Specification, Rev 3.0 (2.5, 5.0, & 8.0 Gbps)
PCI Express ハード IP の利点
- 1つのハード IP インスタンスあたり 8 ～ 30K ロジック・エレメント（LE）数のリソースを節約（構成モードに依存）
- ハード IP に含まれるエンベデッド・メモリ・バッファ
- 検証済みのプロトコル準拠の複合 IP
- デザインおよびコンパイル時間の短縮
- 同等機能のソフト IP コアに比べて、消費電力を大幅に削減
PCI Express ハード IP ブロックの説明
図 1 に、PCI Express ハード IP ブロックのハイ・レベル・ブロック図を示します。
図 1. PCI Express ハード IP ブロック
注:
- LMI: Local Management Interface
- DPRIO: Dynamic Partial Reconfigurable Input/Output
図 2. に、Stratix V GX PCI Express ハード IP ブロックを示します。
図 2. Stratix V GX FPGA PCI Express ハード IP ブロック
PCI Express ハード IP ブロックの主な特長を以下に示します。各デバイスの機能の詳細は、PCI Express コンパイラ・ユーザーガイド (PDF)を参照してください。
- PCI-SIG の PCI Express 仕様 Rev 1.1 & 2.0に準拠 - Stratix IV、Arria II 、Cylcone GX FPGAがPCI-SIGインテグレーターズ・リストに掲載されています。
- エンドポイント（レガシーおよびネイティブ）とルート・ポート機能の両方をサポートするデュアル・モード
- ×1、×2、×4、×8 の初期レーン・コンフィギュレーションをサポート
- 最大2,048 バイトのコンフィギュレーション可能なペイロード・サイズ（例：128、256、512、1,024、2,048）
- 最大4,096 バイトの読み出しリクエスト・サイズをサポート
- 初期コア・パラメータのリコンフィギュレーションのためのシリアル・リード/ライト・アクセス（DPRIO）
- PCIe 自立機能サポートにより、FPGA が完全にプログラムされる前に、PCI-Express リンクの初期化が可能に（Stratix V 、Arria V、Cyclone V FPGA のみ）
- FPGA のプログラミング用に プロトコル経由の高速コンフィギュレーション (CvP)を提供（Stratix V 、Arria V、Cyclone V FPGA のみ）
- PIPE 2.0 PMA/PCS コントロール
- ディエンファシス
- 電気的アイドル
- 修正されたコンプライアンス
- トランスミット・マージン
- 自動レーン反転（送信と受信）
- 電源管理
- デバイスあたり、1 ～ 4つのPCI Express ハード IP ブロック
| デバイス | デバイスあたりの PCI Express ハード IP ブロック数 |
PCI Express 性能 | ||
|---|---|---|---|---|
| Gen1 (2.5 Gbps) |
Gen2 (5.0 Gbps) |
Gen3 (8.0 Gbps) |
||
| Stratix V | 1 ～ 4 |  |
|
|
| Stratix IV GT | 2 ～ 4 | |
|
|
| Stratix IV GX | 2 ～ 4 | |
|
|
| Arria V GX | 1 ～ 2 | |
|
|
| Arria V GT | 1 | |
|
|
| Arria II GZ | 1 | |
|
|
| Arria II GX | 1 | |
||
| Cyclone V GX | 1 | |
||
| Cyclone V GT | 2 | |
|
|
| Cyclone IV GX | 1 | |
||
| HardCopy IV GX | 最大2 | |
|
|
詳細については、PCI Express コンパイラ・ユーザーガイド (PDF) を参照してください。
関連リンク
デバイス
PCI Express プロトコル規格
- PCI-SIG
- PCI Express テクニカル・ライブラリ（大部分の文書は会員の方のみアクセスできます）
- PCI-SIG PCI Express Integrators リスト
