アルテラは XAUI プロトコルを基盤として使用する様々なチップ間、バックプレーンおよびケーブル・アプリケーション向けの完全な物理インタフェース／メディア・アクセス・コントロール (PHY/MAC)、物理層 (PHY) FPGA ベース、もしくは、HardCopy® ASIC ベースのソリューションを提供します。このソリューションには、トランシーバを統合した FPGA、開発キット、MorethanIP からの IP (Intellectual property)、資料およびテスト・データが含まれます。ソリューションは簡単かつ迅速なプロトコルの実装を可能にし、デザイン・リスクの低減、開発時間の短縮およびシステム・デザインのコア機能への集中を可能にします。
Stratix® V (GX, GS & GT)、Stratix IV (GX & GT)、Cyclone® IV GX （F32 およびそれ以上のパッケージ）、Stratix II GX、Arria® シリーズ FPGA、および HardCopy IV GX ASICは、内蔵トランシーバを活用してプロトコルを 1個のデバイスに実装する、高性能アプリケーションに対応した完全に統合された XAUI 準拠のソリューションを提供します。さらに、20 Gbps スループットを要求するアプリケーションのために、アルテラの XAUI PHY ソリューションは、Stratix IV (GX & GT) に搭載された DXAUI (4x 6.25 Gbps) もサポートします。
表 1 に、完全なXAUI ソリューションの概要を示します。
| 表 1. 完全な XAUI ソリューション | |
| ソリューション | 説明 |
|---|---|
| トランシーバ | クワッド配置の統合された XAUI 準拠トランシーバ |
| サポートされるデータ・レート | 3.125 Gbps、3.75 Gbps、6.25 Gbps |
| パートナー IP コア | MorethanIP 10ギガビット・イーサネット (10GbE) IP コア |
| アルテラ IP リファレンス・デザイン | アルテラ 10 Gbps イーサネット リファレンス・デザイン |
| 開発ボード | PCI Express 開発キット Stratix II GX エディション |
| リファレンス・デザイン | 10 Gbps イーサネット・ハードウェア・デモンストレーション リファレンス・デザイン |
| XAUI 特性評価レポート | アルテラの販売代理店にお問い合わせください。 |
テクノロジの背景
アルテラの Stratix V (GX, GS & GT) 、Stratix IV (GX & GT)、Cyclone IV GX、Stratix II GX、Arria シリーズ FPGA、および HardCopy IV GX ASICは、XAUI インタフェースを実装するための専用モードを提供するビルトイン・トランシーバを備えており、これにより複数の物理層インタフェース (PHY) およびメディア・アクセス・コントローラ (MAC) を 1個の FPGA デバイスに統合することができます。このトランシーバには、レート・マッチング専用 FIFO （First-In First-Out）バッファ、 8B/10B エンコーディング・ファンクション、 8B/10B デコーディング・ファンクション、およびワード・アライメント・ファンクションが埋め込まれています。4本のチャネルのグループごとに、インタフェース両端のスキューを低減するためのビルトイン・チャネル・アライメント回路も備えています。
図 1 では、10ギガビット・イーサネット PHY デバイスとプラグ・モジュール・オプションとをインタフェースし、PCS を統合した 10ギガビット・イーサネット MAC のブロック図 を紹介します。
図 1. PCS & PMA (PHY) を統合した 10ギガビット・イーサネット MAC のブロック図
注 :
- SPI = serial peripheral interface （シリアル・ペリフェラル・インタフェース）
- SFP = small form-factor pluggable （スモール・フォーム・ファクタ・プラグ）
- MDIO = Management Data Input/Output （イーサネット管理インタフェース）
- XFP = 10 ギガビット・スモール・フォーム・ファクタ・プラグ・モジュール
- XFI = 10 Gbps シリアル・インタフェース
- SFP+ = 8.5 & 10 ギガビット・スモール・フォーム・ファクタ・プラグ・モジュール
- SFI = SFP+ 高速シリアル・インタフェース
Stratix V (GX, GS & GT)、Stratix IV (GX & GT)、Cyclone IV GX （F32 およびそれ以上のパッケージ）、HardCopy IV GX、Arria II GX、Stratix II GX、Arria GX デバイスのトランシーバ・モジュールは、プリエンファシス無の 0.35UI 以下のジッタ・ジェネレーション、0.60UI 以上のジッタ・トレランスおよび ピーク・ツー・ピーク・トータルを含むすべての IEEE 802.3ae 規格に準拠します。トランシーバ・モジュールは、802.3 正弦ジッタ・トレランス・マスク要件に適合します。10ギガビット・イーサネット対応の 3.125 Gbps x 4 チャネル単一方向データ転送レートは、物理層デバイスと上位層デバイスをリンクする IEEE 802.3ae XAUI 定義に準拠します。
XAUI トランシーバ・モジュールは、156.25 MHz の入力リファレンス・クロックおよびパラレル・インタフェース、4 チャネル CDR Rx、4 チャネル Tx アレイ、AC 結合差動インタフェース、差動 PCML を提供します。トランシーバ・モジュールは、16:20 ギアボックス付き 1:16 SERDES ( シリアル / パラレル変換 )、8B/10B コーディングおよびレーン・アラインメントも搭載しています。トランシーバは最大 500% のプリエンファシスと最大 17dB のイコライザ機能を提供し、高周波数損失を補償します。
アルテラは、XGMII、XAUI、XSBI (64/66b PCS レイヤ ) インタフェースに対するビルトイン・サポート、OC-192 サポート、フロー制御、MII 管理、アドレス・ベースのフィルタリング、および RMON および SNMP 用統計カウンタを備えた多数のシリコン実証済み 10 ギガビット・メディア・アクセス・コントローラ (MAC) コアを提供します。10ギガビット・イーサネット MAC 層およびリコンシリエーション・サブレイヤ・コアは、IEEE 802.3ae 規格に準拠し、複数のカスタム・スイッチ・ファブリック拡張機能をサポートすることによって、アルテラのデバイスを直接複数の 10ギガビット・イーサネット・スイッチ・デバイスにインタフェースします。
アルテラはマルチ・ギガビットおよび 10ギガビット・イーサネット PCI Express ホスト・アダプタ・カード開発キットを提供する最初の FPGA ベンダーです。Stratix IV GX 開発キットと呼ばれるホスト・バス・アダプタは、アルテラの Stratix IV GX EP4SGX230 で構築されており、10 ギガビット・イーサネット・テクノロジを使用してネットワークおよびストレージ・アプリケーションの融合を加速する最大 36 個のマルチ・ギガビット・トランシーバを備えています。
イーサネットは圧倒的に普及しているローカル・エリア・ネットワーク（LAN）テクノロジです。これはもっとも主流の有線ネットワーク・プロトコルであり、同軸ケーブル上で動作する 1MHz の媒体共有型信号から進化し、現在は最速 10 Gbps で動作する多様な形態で利用できるようになりました。10G イーサネットは、最先端ネットワーク開発に対応した最上位性能を提供します。
