最新のデジタル信号処理 (DSP) システムは、浮動小数点ソリューションを使用して高度な数値精度とダイナミック・レンジを達成します。レーダー、高度な無線アンテナ処理、医療画像処理などのアプリケーションは、FPGA が備える浮動小数点機能を必要とする例として挙げられます。FPGA は、サイズおよび機能面で成長し続けており、あらゆるタイプの浮動小数点 DSP 実装に使用可能な最高性能のプラットフォームになりつつあります。
表 1. 浮動小数点 DSP に関するデザイン参照資料
| 資料名 | 説明 |
|---|---|
| ホワイトペーパー：「アルテラのFPGA浮動小数点DSPデザイン・フロー ～ 第三者機関による分析」(PDF) | 第三者機関である BDTI による、アルテラの FPGA 浮動小数点 DSP (デジタル信号処理) デザイン・フローの評価に関するホワイトペーパーです。浮動小数点逆行列デザイン例および浮動小数点ツール・フローがもたらす性能と有用性についても紹介します。 |
| オンライン・セミナー: FPGA を活用した浮動小数点DSPの実装 パート 1: 浮動小数点の概要とFPGAにおける浮動小数点処理 |
簡単にデザインを行い、高い性能と効率を実現できる アルテラの浮動小数点デザイン・フローを含めた、アルテラの最新浮動小数点ソリューションとその利点を紹介します。 |
| オンライン・セミナー: FPGA を活用した浮動小数点DSPの実装 パート 2 : アルテラの浮動小数点DSP フロー |
高い性能と効率を実現できる アルテラの浮動小数点デザイン・フローを含めた、アルテラの最新浮動小数点ソリューションとその利点を紹介します。 |
| Hardware-Based Floating-Point Design Flow | This DesignCon 2011 paper discusses floating-point issues and presents an optimal implementation of floating-point processing. |
| Using Floating-Point FPGAs for DSP in Radar (PDF) | This white paper describes the advantages of using floating-point processing in FPGAs for DSP in radar applications. |
| Digital Signal Processing For Radar Applications – lecture at IEEE Long Island, New York on March 15, 2011 | This seminar features a space-time adaptive processing (STAP) pulsed Doppler Radar simulation using back-end FPGA implementation, which includes a model of a radar system environment, optimized implementation of STAP back-end processing, and FPGA implementation. |
| Advantages of FPGA-Based Motor Control | This paper describes an FPGA-based motor control system. |
| 統合 FPGA デザイン・フローによるモーター制御デザインの最適化 (PDF) | このホワイトペーパーでは、アルテラの FPGA が持つ適応性、可変精度 DSP、およびモーター制御デザインに対して統合されたシステム・レベルのデザイン・ツールを活用したデザイン・フローについて解説します。 |
| Radar Basics – Part 1 | This article is Part 1 of a series of 5 articles on radar basics. |
| Radar Basics – Part 2 | This article is Part 2 of a series of 5 articles on radar basics. |
| Radar Basics – Part 3 | This article is Part 3 of a series of 5 articles on radar basics. |
| Floating Point STAP Implementation on FPGAs | This RadarCon 2011 paper describes STAP radar signal processing and focuses on the most computationally intensive parts of the algorithm. |
| 28nm FPGA で実現する 1-TFLOP 性能 | このオンライン・セミナーでは、独自の可変精度 DSP アーキテクチャを備えたアルテラの Stratix® V FPGA が、どのようにして毎秒最大 1 兆回 (テラ FLOPS) の浮動小数点演算性能を提供できるか解説します。 |
| Achieving One TeraFLOPS with 28-nm FPGAs (PDF) | This white paper describes how floating-point technology on FPGAs is not only practical today, but how processing rates of one teraFLOPS are feasible and can be implemented on a single FPGA die. |
| How to achieve 1 trillion floating-point operations-per-second in an FPGA | This article explains the charateristics of FPGAs that are lacking in microprocessors and how they can be leveraged to produce a more optimal and high-performance floating-point flow. |
| Taking Advantage of Advances in FPGA Floating-Point IP Cores (PDF) | This white paper discusses Altera’s floating-point intellectual property (IP) cores that include basic, advanced, matrix-multiply, matrix-inversion, and fast Fourier transform functions. |
| Using Floating-Point FPGAs for DSP in Radar (PDF) | This paper describes the advantages of using floating-point processing in FPGAs for DSP in radar applications. |
