アルテラの DSP Builder テクノロジにより、業界標準の The MathWorks/Simulink ツールを使用して、システム定義／シミュレーションからシステム実装に短時間で移行できます。
DSP Builder Signal Compiler は、DSP Builder および MegaCore® ブロックを使用した Simulink Model Files（.mdl）を読み込み、VHDL ファイルを合成し、ハードウェア実装およびシミュレーションのためのツール・コマンド言語（Tcl）スクリプトを生成します。
図 1 に、DSP Builder を使用した DSP デザイン実装フローを示します。
図 1. DSP Builder デザイン・フロー
アルテラと The Mathworks は緊密に連携して、ユーザーが The MathWorks が提供する業界をリードするモデル・ベースのデザイン用ツールであるSimulink を活用しながら、アルテラ FPGA のコスト／性能の利点を享受できるようにします。
アルテラの Simulink-to-FPGA 合成テクノロジは、業界で独自の技術であり、現在、Simulink によるハイレベルのデザイン記述からのタイミング・ドリブン・シンセシスをサポートしています。
このテクノロジにより、ユーザーは初めてハイレベルな Simulink デザイン記述に基づき、タイミングが最適化されたRTLコードを自動的に生成することができます。この新しい DSP Builder 機能を使用して、ピークに近い FPGA 性能で動作する高性能デザイン実装を短時間で達成可能です。これは HDL コードを手動で最適化するのに必要な数時間（数日でなくても）と比較して、大幅な生産性の向上になります。 詳しくは、アドバンスト・ブロックセット DSP Builder ライブラリを参照してください。
DSP Builder および IP 評価フローと連携して動作する DSP IP（Intellectual Property）の全体概要は、アルテラの IP MegaStore™ Webサイトで入手できます。
アルテラ DSP についてのお客様からのコメント
DSP Builder の第二世代のモデル・ベースの合成テクノロジにより、お客様は高性能 DSP デザインに最適なモデリング、シミュレーション、および実装環境として Simulink を使用することができます。このテクノロジにより、設計者はアルテラ FPGA に DSP 機能を実装する際に、大幅に生産性を改善できます。
Ken Karnofsky
Marketing Director, Signal Processing and Communications
The MathWorks
関連ドキュメント
- DSP Builder ユーザー・ガイド (PDF)
- DSP Builder リファレンス・マニュアル（PDF）
- DSP Builder アドバンスト・ブロックセット・ユーザー・ガイド (PDF)
- DSP Builder アドバンスト・ブロックセット・リファレンス・マニュアル (PDF)
- DSP Builder フロー・ガイド (PDF)
- DSP Builder リリース・ノートおよびエラッタ (PDF)
- バージョン履歴とソフトウェア要件
