クロック・レイテンシには、ソースとネットワークの 2 種類があります。 ソース・レイテンシはクロックの起点からクロック定義ポイント（例えば、クロック・ポート）までの伝播遅延で、ネットワーク・レイテンシはクロック定義ポイントからレジスタのクロック・ピンまでの伝播遅延です。 レジスタのクロック・ピンにおけるトータル・レイテンシ（つまり、クロック伝播遅延）は、クロック・パスにおけるソース・レイテンシとネットワーク・レイテンシを合計したものです。
set_clock_latency コマンドを使用して、デザインのポートに対する入力遅延に制約の指定ができます。以下のリストに、set_clock_latency コマンドと利用可能なオプションを示します。
set_clock_latency
-source
[-rise | -fall]
[-late | -early]
<delay>
<object list>
表 1 は set_clock_latency コマンドのオプションを説明したものです。
|
表 1. set_clock_latency コマンドのオプションの説明 |
|
| オプション | 説明 |
|---|---|
-source |
ソース・レイテンシを指定します。 |
-rise | -fall |
立ち上がり遅延または立ち下がり遅延を指定します。 |
-late | -early |
クロックに対して最も早い到着時間と最も遅い到着時間を指定します。 |
<delay> |
遅延値を指定します。 |
<object list> |
クロックが複数のクロックによってドライブされる場合、クロックまたはクロック・ソースを指定します。 |
TimeQuest タイミング・アナライザは自動的にネットワーク・レイテンシを計算します。したがって、set_clock_latency コマンドはソース・レイテンシにのみ指定します。
関連リンク
- オンライン・トレーニング （英語）
- TimeQuest タイミング･アナライザ 操作チュートリアル （英語）
