シミュレーションはデザイン動作を検証する上で非常に重要です。シミュレータおよびテストベンチを使用した HDL 記述のデザイン・シミュレーションは、大規模なデザインを検証するための実証済み手法です。Quartus® II デザイン・スイートには、Quartus II シミュレータと機能およびタイミング・シミュレーション用のすべての普及型サードパーティ・シミュレータのサポートが含まれています。
フォーマル検証は、デザインの実装を検証するための実証済みの方法です。Quartus II ソフトウェアは、フォーマル検証用の一般的なサードパーティ業界ツールをサポートしています。
シミュレーションについて詳しくは、以下のページをご覧ください。
- シミュレーションの技術資料リソース
- シミュレーションのトレーニングおよびデモ
- Simulation Troubleshooter
- シミュレーション・デザイン例
フォーマル検証について詳しくは、以下のページをご覧ください。
Quartus II ソフトウェアの検証およびシミュレーション機能の概要については、検証およびシミュレーション製品の特長のページを参照してください。
既知の検証およびシミュレーションに関する問題およびテクニカル・サポート・ソリューションを検索するには、アルテラのナレッジ・データベースまたはAltera Forum をご利用ください。
さらにテクニカル・サポートが必要な場合は、mySupport を使用して、サービス・リクエストの作成および更新を行ってください。
シミュレーションのリソース
表 1 にシミュレーションに関する技術資料へのリンクを示します。
| 表 1. シミュレーション・サポートの技術資料 | |
| リソース | 説明 |
|---|---|
| Quartus II Simulator (PDF) | Quartus II ソフトウェア・ハンドブックのこの詳細な章では、Quartus II シミュレータの機能と、機能シミュレーションおよびタイミング・シミュレーションのためのシミュレーション・フローについて説明します。 |
|
Mentor Graphics ModelSim Support (PDF) Synopsys VCS Support (PDF) Cadence NC-Sim Support (PDF) |
Quartus II ソフトウェア・ハンドブックのこれらの総合的な章には、Mentor Graphics® 社の ModelSim®/ModelSim-Altera、Synopsys VCS、および Cadence NC-sim の各シミュレーション・ツールを使用して、レジスタ転送レベル（RTL）の機能シミュレーション、合成後の機能シミュレーション、およびフィッティング後のタイミング・シミュレーションを実行するための、ステップごとの指示が記載されています。 |
| AN 340: アルテラのソフトウェア・ライセンス(PDF) Altera Software Installation and Licensing (最新英語版・PDF) |
このアプリケーション・ノートでは、アルテラのソフトウェア・ライセンスのオプションとライセンスの取得に必要な 3つのステップ （ライセンス・ファイルの取得、セットアップ、ライセンス・ファイルの保存場所の指定）について説明しています。また、ライセンスの取得時に発生する問題の解決方法、ライセンスに関する FAQ、およびアルテラのライセンス・ファイルのフォーマットについての詳細情報も記載しています。 |
| サードパーティ・シミュレーション・ツールでのアルテラ IP のシミュレーション（PDF） | アルテラの IP （Intellectual Property）は、デザインの各種コンポーネントに対して独自の RTL を記述するのに時間を費やすことなくデザインを構築する迅速な方法を提供します。アルテラの IP はすべて、VHDL および Verilog でのシミュレーションをサポートします。この章では、サードパーティ・シミュレーション・ツールを使用してアルテラ IP の機能シミュレーションおよびゲート・レベル・シミュレーションを実行する方法について説明しています。 |
| AN 351: Nios II エンベデッド・プロセッサ・ デザインのシミュレーション（PDF） | このアプリケーション・ノートでは、Nios® II デザイン例、SOPC Builder、および Nios II 統合開発環境（IDE）を使用して、ModelSim シミュレータで RTL シミュレーションをセットアップおよび実行するプロセスについて解説しています。 |
| Aldec Active-HDL のサポート (PDF) | この Aldec Web ページでは、Quautus II-Active HDL 間のシミュレーション・フローについて説明しています。ここでは、Quartus II ソフトウェアの NativeLink 機能を使用して Aldec Active-HDL シミュレータでデザインをシミュレーションする方法について紹介しています。 |
| ModelSim Tutorial (PDF) | このチュートリアルは、Mentor Graphics 社で作成されたもので、ModelSim シミュレータの使用に関するレッスンを提供します。 |
表 2 にシミュレーションのトレーニングおよびデモへのリンクを示します。
| 表 2. シミュレーションのデモおよびトレーニング・コース | |
| リソース | 説明 |
|---|---|
ModelSim オンライン・デモ  |
ModelSim オンライン・ビデオ・デモでは、Quartus II ソフトウェアでの ModelSim-Altera シミュレータの使用についての概要を示します。 これは 3 分間のデモです。 |
|
メンター・グラフィックス ModelSim ソフトウェアの概要 （オンライン・コース） |
メンター・グラフィックス ModelSim ソフトウェアの概要について紹介します。 これは 1 時間のオンライン・コースです。 |
| Quartus II ソフトウェアの使用: シミュレーション （オンライン・コース） |
このオンライン・コースでは、Quartus II シミュレータを使用して機能およびタイミング・シミュレーションを実行する方法を指導します。 これは 30 分間のオンライン・コースです。 |
|
Quartus II 応用編：デザイン検証 (インストラクター・コース) |
Quartus II ソフトウェアの機能を使用して、デザインの検証を行う方法を学習し、そして PowerPlay Power Analyzer を使用して、デザインの消費電力を見積る方法についても紹介します。 これは 3 時間半のインストラクター・コースです。 |
フォーマル検証のリソース
表 3 にフォーマル検証用の技術資料へのリンクを示します。
| 表 3. フォーマル検証のリソース | |
| リソース | 説明 |
|---|---|
| Cadence Encounter Conformal Support (PDF) | Quartus II ソフトウェア・ハンドブックの章には、Cadence 社および Synopsys 社から提供されているサードパーティ・ツールを使用してフォーマル検証を実行するためのステップごとの指示が記載されています。 |
