I/O 管理、ボード開発サポート、およびシグナル・インテグリティ解析リソース・センタ

Quartus II 開発ソフトウェア･ハンドブックのこの章では、Quartus II ソフトウェア バージョン 9.0 から使用可能なSSN 解析ツールおよび最適化ツールの使用方法について解説します。この資料では、ツール・フローの紹介およびFPGA 設計において、正確な SSN 解析を実行するための必要条件についても解説します。また、Quartus II ソフトウェア SSN 最適化テクニックおよび設定についても紹介します。

Quartus II ソフトウェア・デザイン・シリーズ: 基礎編
(オンライン・コース)

Quartus II ソフトウェアを使用して、どのように アルテラ FPGA や CPLD の設計を行うかを学ぶことが出来ます。そして新しくプロジェクトを作成したり、既存のデザインファイルを用いて、デザインをコンパイルすることが可能です。

これは 8時間のオンライン・コースです。

Quartus II ソフトウェアの I/O アサインメント・ツールについての短時間のデモをご覧ください。

これは 4 分間のオンライン・デモです。

Quartus II ソフトウェア を使用して、デザイン・サイクル中で早期のピン・プランニングをどのように実行するのかについて解説します。また、このコースにより、 I/O プランニングのチャレンジをいかに克服するかを学ぶことができます。早期のピン・プランニング・フローについても紹介します。このコースでは、トップレベル・ポート、接続の定義、トップレベル HDL ファイル、ピン・アサイメント、ピン・アサイメントの確認などのデザイン入力を含んでいます。

これは 30分間のオンライン・デモです。

Quartus II ソフトウェアで使用する I/O 管理機能について紹介します。Quartus II ソフトウェアの、ピンプランナ･メガファンクションや IP MegaCore® ファンクションの作成機能に搭載される、完全な早期 I/O プラニング・デザインフローを紹介します。新しいオプションである、TimeQuest タイミング・アナライザで使用可能な Advanced I/O Timing は、I/O アサイメントおよび特性、そしてPCB コンポーネントや設定を定義するボード・トレース・モデルをベースにした、強化されたタイミングのレポートを生成します。このレポートには、I/O アサイメントやボード・デザインの決定をサポートする、ボード・シグナル・インテグリティ・マトリクスが含まれます。最後に、I/O 管理やシグナル・インテグリティに関する追加情報も紹介します。

これは 1時間のオンライン・コースです。

このユーザーガイドは、PDN (power distribution network) ツールに関する概要情報を提供します。このツールを使用することで、アルテラ FPGA で使用されるボードレベルの PDN を最適化でき、電源と電圧レギュレータ・モジュール（VRM）から FPGA 電源への戻り電流を分配し、最適なトランシーバ・シグナル・インテグリティと FPGA 性能をサポートします。

PDN(power distribution network) スタートガイド・チュートリアルおよびデザイン・ガイドラインを提供します。

この簡単かつ使いやすい PDN デザイン・ツールは、すべてのアルテラ FPGA で使用可能な ボード・レベルの PDN を最適化するグラフィカル・ツールです。

高速デバイス向けのPDN デザインのチャレンジおよび、その解決方法について紹介します。特に、アルテラのPDF デザイン・ツールについての紹介および使用方法について詳しく説明します。

高速デバイス向けのPDN デザインに関する共通のチャレンジおよび、その解決方法、PDN(power distribution network)および、デカップリング手法、そしてFDTIM (Frequency Domain Target Impedance Method) デカップリング手法に関して解説します。

このトレーニングでは、FPGA に組み込まれた 高速 PCB を設計する際の、シグナル・インテグリティのシミュレーションや解析の必要性について解説します。同時スイッチング・ノイズ（SSN）についておよびノイズを除去および提言するツールについても紹介します。