資料   ライセンス申請   オンラインショップ   ダウンロード   ｻｲﾄ全体 資料 パートナンバ

ホーム   |   製品情報   |   サポート   |   エンド・マーケット   |   テクノロジ・センタ   |   教育&イベント   |   会社概要   |   オンラインショップ

ナレッジ・データベース   |   デバイス   |   デザイン・ソフトウェア   |   Intellectual Property   |   リファレンス・デザイン   |   デザイン例   |   マイサポート

デザイン・ソフトウェア    Quartus II       MAX+PLUS II       OS サポート       Driver Installation       Software Q & A     Quartus II EDA Support    Quartus II Interface       Synthesis Tools       Simulation Tools       Verification Tools       Timing Analysis Tools       Resynthesis Tools     MAX+PLUS II EDA Support       View by Vendor       View by Tool       View by Function     ダウンロード & ライセンス       ダウンロード・ソフトウェア       ライセンス

ホーム > サポート > ソフトウェア > ダウンロード・ソフトウェア > Stratix IBIS Models このページを印刷 メール配信サービス Stratix IBIS Models These IBIS models cover minimum, typical, and maximum process, voltage, and temperature conditions. Information contained within the IBIS file is for modeling purposes only and is not guaranteed. Table 1 shows the Altera® Stratix™ IBIS models. The IBIS Instructions page shows how to use the capacitance, resistance, and inductance values. Table 2 shows the package capacitance, resistance, and inductance values for Stratix IBIS models. Table 1. Altera Stratix IBIS Models Version 1.5 I/O Standard VCCIO PCI Clamping Diode Slow Slew Rate On-Chip Termination Model Name Download File CTT 3.3 V No No No 1s_ctt33_io stratix.zip  No No No 1s_ctt33_in No Yes No 1s_ctt33_io_s No No Parallel 1s_ctt33_in_t50 DIFFERENTIAL HSTL (1) 1.5 V No No No 1s_hstl15c1_io No No No 1s_hstl15c2_io No No No 1s_hstl15_in DIFFERENTIAL SSTLII 2.5 V No No No 1s_sstl25c2_io GTL 2.5 V No No No 1s_gtl25_io No No No 1s_gtl25_in No Yes No 1s_gtl25_io_s 3.3 V No No No 1s_gtl33_io No No No 1s_gtl33_in No No Parallel 1s_gtl33_io_t50 No Yes No 1s_gtl33_io_s GTL+ 2.5 V No No No 1s_gtlp25_io No Yes No 1s_gtlp25_io_s 3.3 V No No No 1s_gtlp33_io No Yes No 1s_gtlp33_io_s No No Parallel 1s_gtlp33_io_t50 HSTL 1.5 V No No No 1s_hstl15c1_io No No No 1s_hstl15_in No Yes No 1s_hstl15c1_io_s No No No 1s_hstl15c2_io No Yes No 1s_hstl15c2_io_s No No Parallel 1s_hstl15c1_in_t50 No No Parallel 1s_hstl15c2_io_t50 1.8 V No No No 1s_hstl18c1_io No Yes No 1s_hstl18c1_io_s No No No 1s_hstl18c2_io No Yes No 1s_hstl18c2_io_s No No No 1s_hstl18_in HYPERTRANSPORT 2.5 V No No No 1s_ht25_out No No No 1s_ht25_in LVCMOS 1.5 V No No No 1s_cmos15_io_d2 No No No 1s_cmos15_io_d4 No No No 1s_cmos15_io_d8 No Yes No 1s_cmos15_io_d2s No Yes No 1s_cmos15_io_d4s No Yes No 1s_cmos15_io_d8s No No No 1s_cmos15_in 3.3V No No No 1s_cmos33_io_d2 No No No 1s_cmos33_io_d4 No No No 1s_cmos33_io_d8 No No No 1s_cmos33_io_d12 No No No 1s_cmos33_io_d24 Yes No No 1s_cmos33_io_d2p Yes No No 1s_cmos33_io_d4p Yes No No 1s_cmos33_io_d8p Yes No No 1s_cmos33_io_d12p Yes No No 1s_cmos33_io_d24p No Yes No 1s_cmos33_io_d2s No Yes No 1s_cmos33_io_d4s No Yes No 1s_cmos33_io_d8s No Yes No 1s_cmos33_io_d12s No Yes No 1s_cmos33_io_d24s LVTTL 1.8 V No No No 1s_ttl18_io_d2 No No No 1s_ttl18_io_d8 No No No 1s_ttl18_io_d12 No No No 1s_ttl18_in No Yes No 1s_ttl18_io_d2s No Yes No 1s_ttl18_io_d8s No Yes No 1s_ttl18_io_d12s No No Series 1s_ttl18_io_r50 No No Series 1s_ttl18_io_r25 2.5 V No No No 1s_ttl25_io_d2 No No No 1s_ttl25_io_d8 No No No 1s_ttl25_io_d12 No No No 1s_ttl25_io_d16 No No No 1s_ttl25_in No Yes No 1s_ttl25_io_d2s No Yes No 1s_ttl25_io_d8s No Yes No 1s_ttl25_io_d12s No Yes No 1s_ttl25_io_d16s No No Series 1s_ttl25_io_r50 No No Series 1s_ttl25_io_r25 3.3 V No No No 1s_ttl33_io_d4 No No No 1s_ttl33_io_d8 No No No 1s_ttl33_io_d12 No No No 1s_ttl33_io_d16 No No No 1s_ttl33_io_d24 Yes No No 1s_ttl33_io_d4p Yes No No 1s_ttl33_io_d8p Yes No No 1s_ttl33_io_d12p Yes No No 1s_ttl33_io_d16p Yes No No 1s_ttl33_io_d24p No Yes No 1s_ttl33_io_d4s No Yes No 1s_ttl33_io_d8s No Yes No 1s_ttl33_io_d12s No Yes No 1s_ttl33_io_d16s No Yes No 1s_ttl33_io_d24s No No Series 1s_ttl33_io_r50 No No Series 1s_ttl33_io_r25 No No No 1s_ttl33_in No No No 1s_cmos33_in Yes No No 1s_ttl33_in_p Yes No No 1s_cmos33_in_p LVDS 3.3 V No No No 1s_lvds33_out No No No 1s_lvds33_in LVPECL 3.3 V No No No 1s_lvpecl33_out No No No 1s_lvpecl33_in PCI 3.3 V Yes No No 1s_pci33_io Yes Yes No 1s_pci33_io_s SSTL1 1.8 V No No No 1s_sstl18c1_io No No No 1s_sstl18_in No Yes No 1s_sstl18c1_io_s No No No 1s_sstl18c2_io No Yes No 1s_sstl18c2_io_s SSTL2 2.5 V No No No 1s_sstl25c1_io No Yes No 1s_sstl25c1_io_s No No Series 1s_sstl25c1_r25 No No No 1s_sstl25c2_io No Yes No 1s_sstl25c2_io_s No No Series 1s_sstl25c2_io_r25 No No No 1s_sstl25_in No No Parallel 1s_sstl25c1_in_t50 No No Parallel 1s_sstl25c2_in_t50 SSTL3 3.3 V No No No 1s_sstl33c1_io No Yes No 1s_sstl33c1_io_s No No Series 1s_sstl33c1_r25 No No No 1s_sstl33c2_io No Yes No 1s_sstl33c2_io_s No No Series 1s_sstl33c2_io_r25 No No No 1s_sstl33_in No No Parallel 1s_sstl33c1_in_t50 No No Parallel 1s_sstl33c2_in_t50 Notes: HSTL = High-speed transceiver logic PCML = Pseudo current mode logic   Table 2. Capacitance, Resistance & Inductance Values for Stratix IBIS Models Device Packaging Pin Type Capacitance (pF) Resistance (ohms) Inductance (nH) Min Typ Max Min Typ Max Min Typ Max EP1S10 672 BGA (1) I/O (2) 0.21 0.32 0.61 0.15 0.29 0.44 3.39 6.14 8.50 Differential I/O 0.22 0.44 0.89 0.15 0.35 0.59 3.44 7.04 10.96 Differential Input 0.22 0.44 0.89 0.15 0.35 0.59 3.44 7.04 10.96 VCC/ GND - - - - - - - - - 484 FineLine BGA® I/O 0.29 0.52 0.87 0.07 0.17 0.33 1.15 1.95 3.12 Differential I/O 0.30 0.68 0.91 0.07 0.24 0.35 1.17 2.48 3.25 Differential Input 0.30 0.68 0.91 0.07 0.24 0.35 1.17 2.48 3.25 VCC/ GND - - - - - - - - - 672 FineLine BGA I/O 0.21 0.33 0.63 0.11 0.25 0.40 2.65 5.24 7.77 Differential I/O 0.22 0.45 0.69 0.14 0.32 0.45 3.12 6.36 8.57 Differential Input 0.22 0.45 0.69 0.14 0.32 0.45 3.12 6.36 8.57 VCC/ GND - - - - - - - - - 780 FineLine BGA I/O 0.29 0.58 1.50 0.07 0.20 0.62. 1.16 2.15 5.29 Differential I/O 0.31 0.88 1.18 0.08 0.33 0.47 1.22 3.16 4.19 Differential Input 0.31 0.88 1.18 0.08 0.33 0.47 1.22 3.16 4.19 VCC/ GND - - - - - - - - - EP1S20 672 BGA I/O 0.21 0.30 0.76 0.15 0.27 0.52 3.35 5.84 9.84 Differential I/O 0.21 0.42 0.74 0.15 0.33 0.54 3.37 6.79 10.21 Differential Input 0.21 0.42 0.74 0.15 0.33 0.54 3.37 6.79 10.21 VCC/ GND - - - - - - - - - 484 FineLine BGA I/O 0.29 0.53 0.96 0.07 0.17 0.37 1.14 1.96 3.43 Differential I/O 0.29 0.58 0.85 0.07 0.20 0.32 1.17 2.13 3.07 Differential Input 0.29 0.58 0.85 0.07 0.20 0.32 1.17 2.13 3.07 VCC/ GND - - - - - - - - - 672 FineLine BGA I/O 0.21 0.38 0.82 0.16 0.27 0.53 3.32 5.65 9.93 Differential I/O 0.20 0.39 0.67 0.15 0.28 0.47 3.11 5.74 8.92 Differential Input 0.20 0.39 0.67 0.15 0.28 0.47 3.11 5.74 8.92 VCC/ GND - - - - - - - - - 780 FineLine BGA I/O 0.29 0.54 1.06 0.07 0.18 0.42 1.14 1.99 3.79 Differential I/O 0.30 0.76 1.21 0.07 0.28 0.48 1.18 2.75 4.28 Differential Input 0.30 0.76 1.21 0.07 0.28 0.48 1.18 2.75 4.28 VCC/ GND - - - - - - - - - EP1S25 672 BGA I/O 0.22 0.36 0.60 0.25 0.32 0.47 5.32 6.66 9.05 Differential I/O 0.15 0.37 0.65 0.21 0.34 0.50 4.71 7.00 9.61 Differential Input 0.15 0.37 0.65 0.21 0.34 0.50 4.71 7.00 9.61 VCC/ GND - - - - - - - - - 672 FineLine BGA I/O 0.20 0.34 0.69 0.07 0.26 0.48 1.88 5.35 9.06 Differential I/O 0.20 0.42 0.78 0.10 0.29 0.51 2.45 5.90 9.64 Differential Input 0.20 0.42 0.78 0.10 0.29 0.51 2.45 5.90 9.64 VCC/ GND - - - - - - - - - 780 FineLine BGA I/O 0.44 0.82 1.58 0.14 0.31 0.65 1.66 2.95 5.54 Differential I/O 0.41 1.00 1.43 0.12 0.39 0.58 1.55 3.56 5.03 Differential Input 0.41 1.00 1.43 0.12 0.39 0.58 1.55 3.56 5.03 VCC/ GND - - - - - - - - - 1,020 FineLine BGA I/O 0.34 0.69 1.16 0.09 0.25 0.46 1.33 2.51 4.13 Differential I/O 0.36 0.96 1.41 0.10 0.37 0.58 1.40 3.44 4.99 Differential Input 0.36 0.96 1.41 0.10 0.37 0.58 1.40 3.44 4.99 VCC/ GND - - - - - - - - - EP1S30 780 FineLine BGA I/O 0.30 0.41 0.81 0.07 0.12 0.30 1.17 1.57 2.93 Differential I/O 0.31 0.55 1.18 0.08 0.19 0.47 1.22 2.05 4.18 Differential Input 0.31 0.55 1.18 0.08 0.19 0.47 1.22 2.05 4.18 VCC/ GND - - - - - - - - - 956 BGA I/O 0.30 0.80 1.87 0.07 0.30 0.78 1.17 2.89 6.55 Differential I/O 0.68 1.17 1.83 0.24 0.47 0.77 2.47 4.15 6.42 Differential Input 0.68 1.17 1.83 0.24 0.47 0.77 2.47 4.15 6.42 VCC/ GND - - - - - - - - - 1,020 FineLine BGA I/O 0.29 0.48 0.96 0.07 0.15 0.37 1.14 1.80 3.45 Differential I/O 0.29 0.74 1.29 0.07 0.27 0.52 1.16 2.67 4.58 Differential Input 0.29 0.74 1.29 0.07 0.27 0.52 1.16 2.67 4.58 VCC/ GND - - - - - - - - - EP1S40 780 FineLine BGA I/O 0.12 0.22 0.74 0.02 0.05 0.22 0.93 2.06 6.86 Differential I/O 0.16 0.40 0.73 0.03 0.10 0.19 1.09 3.87 8.97 Differential Input 0.16 0.40 0.73 0.03 0.10 0.19 1.09 3.87 8.97 VCC/GND - - - - - - - - - 956 BGA I/O 0.32 0.72 1.76 0.08 0.26 0.73 1.25 2.63 6.17 Differential I/O 0.68 1.20 1.86 0.24 0.48 0.78 2.47 4.25 6.51 Differential Input 0.68 1.20 1.86 0.24 0.48 0.78 2.47 4.25 6.51 VCC/ GND - - - - - - - - - 1,020 FineLine BGA I/O 0.29 0.47 1.03 0.07 0.15 0.40 1.15 1.76 3.69 Differential I/O 0.36 0.71 1.25 0.10 0.26 0.50 1.38 2.58 4.44 Differential Input 0.36 0.71 1.25 0.10 0.26 0.50 1.38 2.58 4.44 VCC/ GND - - - - - - - - - 1,508 FineLine BGA I/O 0.34 0.99 2.28 0.09 0.38 0.97 1.33 3.54 7.94 Differential I/O 0.36 1.10 2.00 0.10 0.43 0.84 1.38 3.92 6.97 Differential Input 0.36 1.10 2.00 0.10 0.43 0.84 1.38 3.92 6.97 VCC/ GND - - - - - - - - - EP1S60 956 BGA I/O 0.42 0.46 0.59 0.03 0.10 0.25 0.95 3.13 12.70 Differential I/O 0.37 0.69 0.92 0.08 0.20 0.35 1.78 5.20 14.89 Differential Input 0.37 0.69 0.92 0.08 0.20 0.35 1.78 5.20 14.89 VCC/ GND - - - - - - - - - 1,020 FineLine BGA I/O 0.12 0.34 0.60 0.02 0.05 0.20 0.99 2.15 8.59 Differential I/O 0.37 0.47 0.57 0.06 0.11 0.20 1.94 4.34 9.11 Differential Input 0.37 0.47 0.57 0.06 0.11 0.20 1.94 4.34 9.11 VCC/ GND - - - - - - - - - 1,508 FineLine BGA I/O 0.15 0.54 1.45 0.02 0.11 0.37 1.00 4.47 15.03 Differential I/O 0.17 0.73 0.97 0.03 0.15 0.27 1.02 5.76 12.11 Differential Input 0.17 0.73 0.97 0.03 0.15 0.27 1.02 5.76 12.11 VCC/ GND - - - - - - - - - EP1S80 956 BGA I/O 0.29 0.49 1.36 0.07 0.16 0.55 1.15 1.85 4.81 Differential I/O 0.45 1.02 1.72 0.14 0.40 0.71 1.69 3.65 6.02 Differential Input 0.45 1.02 1.72 0.14 0.40 0.71 1.69 3.65 6.02 VCC/ GND - - - - - - - - - 1020 FineLine BGA I/O 0.29 0.55 1.34 0.07 0.19 0.54 1.14 2.05 4.73 Differential I/O 0.39 0.71 1.27 0.12 0.26 0.51 1.51 2.58 4.49 Differential Input 0.39 0.71 1.27 0.12 0.26 0.51 1.51 2.58 4.49 VCC/ GND - - - - - - - - - 1,508 FineLine BGA I/O 0.29 0.60 1.83 0.07 0.21 0.77 1.15 2.20 6.42 Differential I/O 0.29 0.87 1.66 0.07 0.33 0.69 1.15 3.13 5.82 Differential Input 0.29 0.87 1.66 0.07 0.33 0.69 1.15 3.13 5.82 VCC/ GND - - - - - - - - - Notes: BGA = Ball grid array I/O = Input/output If you have any questions or concerns about these files, please visit Altera's mySupport web site.  このページを評価

日本アルテラへのご連絡

ホーム | 製品情報 | サポート | エンド・マーケット | テクノロジ・センタ | 教育&イベント | 会社概要 | オンラインショップ  ナレッジ・データベース | デバイス | デザイン・ソフトウェア | Intellectual Property | リファレンス・デザイン | デザイン例 | マイサポート  アルテラへの連絡先 | サイト・ヘルプ | サイトマップ | プライバシー | Legal Notice  Copyright © 1995-2008 日本アルテラ株式会社 〒163-1332 東京都新宿区西新宿6-5-1　新宿アイランドタワー32階 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus and MegaCore は、Altera Corporation の商標です。