FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

FineLine BGA Gerber Files & Layout Guidelines

ホーム > サポート > デザイン・ソフトウェア > ダウンロード > FineLine BGA Gerber Files & Layout Guidelines

You can use the example Gerber (.gbr) files and the printed circuit board (PCB) layout files (Accel PCB layout tool) provided on this web site as guidelines for laying out 256-, 484-, and 672-pin FineLine BGA™ packages on your PCB. These files are meant to be a guide only; you should refer to the layout specifications provided by your PCB vendor when actually laying out your PCB.

These Gerber and PCB files route all the I/O pins (except for No Connect pins) on the FineLine BGA package. Separate VCCINT, VCCIO, and GND planes are used to route VCCINT, VCCIO, and GND pins, respectively. Your board layout may be simpler because your design may not use all the I/O pins. Refer to the appropriate readme.txt file (contained in each zip file) for details on the Gerber file extensions.

Download

Download GBR and PCB Layout Files
Pin Count Download File Size
256-pin FineLine BGA 256-pin.zip 44.6 KB
484-pin FineLine BGA 484-pin.zip 74.2 KB
672-pin FineLine BGA 672-pin.zip 108 KB
88-pin Ultra FineLine BGA
  Only for EPC16 configuration device
EPC16_gerbers.zip 4 KB

Layout Specifications

The following table lists the specifications used in the download files:

Specifications for 256-, 484- & 672-Pin FineLine BGA Layout Files
Specification Value
I/O pad on PCB Pad Size: 15.7 mils
Via Pad Size: 16 mils
Plated through-hole: 8 mils
Trace width 5 mils
Space width 5 mils

If you have any questions regarding these files, please visit Altera's mySupport web site, or call the Altera Support Hotline at (800) 800-3753.

このページを評価


  • 製品
    • Quartus II
      • ベーシック・デザインフロー
        • プロジェクトの作成
        • アサインメントの作成
        • デザインのコンパイル
        • 結果の解析
        • 設定の変更
        • ピンの割り当て
    • Quartus II WE 活用方法
      • ダウンロード方法
      • インストール手順
      • ソフトウェアの使用開始
    • SOPC Builder
    • MAX+PLUS II
    • ModelSim-Altera
  • リソース・センター
    • 概要
    • インストール&ライセンス
    • スクリプティング
    • ボードデザイン& I/O
    • デザイン・エントリー&プランニング
    • 論理合成&ネットリストビューワ
    • インクリメンタル・コンパイル
    • 最適化
    • 消費電力管理
    • TimeQuestタイミングアナライザ
      • クロック解析
      • タイミング例外
      • ノードの抽出
      • GUI 機能
    • クラシック・タイミングアナライザ
    • 検証&デバッグ
    • オンチップ・デバッグ
    • HardCopy デザイン
  • ソフトウェア・リソース
    • OS サポート
    • ドライバ情報
  • ダウンロード & ライセンス
    • ダウンロード
    • ライセンス
      • ライセンス FAQ
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール