10Gbps イーサネット・リファレンス・デザイン

from Altera

このデザインの使用は、アルテラのリファレンス・デザイン・ライセンス契約の利用規約で規定されており、それに従うものとします。

このリファレンス・デザインは、Quartus II ソフトウェア バージョン 10.0 （2010年7月リリース）より、新規デザインに推奨していません。また、10GbE ライセンスをお持ちのお客様にも提供されません。新規の10GbE デザインについては、  10-Gbps Ethernet MAC MegaCore ファンクション、XAUI PHY MegaCore ファンクション、10GBASE-R PHY MegaCore ファンクションをご利用ください。

豊富な機能

• 必要なすべての IP モジュールを含む完全な 10 ギガビット・イーサネット IP (Intellectual Property)
  • 10 Gビット メディア・アクセス・コントローラ（MAC）、フィジカル・コーディング・サブレイヤ（PCS）、およびフィジカル・メディア・アタッチメント（PMA）
• 合成時のサイズおよびアプリケーション最適化のための柔軟な IP オプション
  • MAC のみ、MAC + ハード・エンベデッドまたはソフト PCS + PMA、およびソフト PCS + PMA
  • パラメータ化可能な FIFO（64 バイト～ 64 Kバイト）および低いレイテンシ用 非 FIFO オプション
  • SNMP 管理情報ベース（MIB および MIB-II）、およびリモート・ネットワーク監視（RMON）をサポートする規格に基づく統計カウンタ
  • 管理データ I/O (MDIO)
• 外部イーサネット PHY デバイスへのシームレスな外部インタフェース
  • XAUI (4 ビット@ 3.125 Gbps) または XGMII (32 ビット@ 312.5 Mbps)
  • 外部 PHY デバイス管理用の MDIO マスタ・インタフェース
• 高性能内部システム・インタフェース
  • アルテラのデータ転送用 Avalon®-Streaming (Avalon-ST) 64 ビット・インタフェース
  • 管理用のアルテラ Avalon Memory-Mapped インタフェース (Avalon-MM) 32 ビット・スレーブ・インタフェース

使いやすさ

• すばやくデザインを開始できる完全な 10 Gbps イーサネット・プロトコル・ソリューション
  • 開発ボードとハードウェア・リファレンス・デザイン
  • アルテラでサポートしている VHDL、Verilog HDL シミュレータ上で使用可能な IP ファンクション・シュミレーション・モデル
  • 検証テスト・ベンチおよびデザイン例
• アルテラ MegaWizard® Plug-in Manager GUI ソフトウェアを使用した簡単な IP コンフィギュレーションと生成
• アルテラ SOPC Builder ソフトウェアでの簡単なシステム構築
• 評価のための迅速で簡単なライセンス供与

堅牢なソリューション

• IEEE802.3ae-2005 イーサネット規格に準拠
• 米ニューハンプシャー大学インターオペラビリティ・ラボ（略称：UNH）での MAC、PCS、および PMA の 10 ギガビット・イーサネット・テストに合格
• シミュレーションで徹底的に検証され、サードパーティ製テスト機器を使用してハードウェアでテスト済み

概要

アルテラは、40nm FPGA での 10 Gbps イーサネットの主要かつ唯一のプロバイダとして、設計者が非常に高いスループット・レートのイーサネット接続を備えたシステムを容易に構築するための 10 Gpbs イーサネット・リファレンス・デザイン（アルテラの 10 Gbps イーサネット (10-GbE) リファレンス・デザイン）を提供しています。アルテラの 10-GbE は、10 Gbit MAC とオプションで 10GBASE-X PCS および PMA で構成されています。この IP 機能により、アルテラ・デバイスを外部 10 GbE PHY デバイスにインタフェースし、そして 10 GbE ネットワークにインタフェースすることができます。

このリファレンス・デザインは、システム・ロジックをさまざまな標準 10-GbE PHY デバイスおよび光トランシーバ・モジュールに簡単に接続する XGMII または XAUI 外部インタフェースを提供します。10GBASE-X PCS オプションおよび XAUI インタフェースは、ギガビット・シリアル・トランシーバを搭載したアルテラ FPGA のハード・シリコンに実装できます。Stratix® IV GT FPGA は、チャネルの品質に応じて、10 Gbps XFI モジュールに直接または EDC チップを介して SFP+ モジュールにインタフェースする 10 Gbps シリアル・トランシーバを備えた 10 Gbit イーサネットをサポートする最初で唯一の FPGA です。

図 1、2では、XGMII、XAUI、または 10.3-Gbps XFI インタフェースでのアルテラ FPGA の 10-GbE リファレンス・デザインの例を示しています。

図 1. XGMII または XAUI インタフェースでのアルテラ FPGA の 10-GbE リファレンス・デザイン

画像を拡大して表示

図 2. 10Gbps シリアル・トランシーバを使用したアルテラ Stratix IV GT FPGA の 10-GbE リファレンス・デザイン

画像を拡大して表示

プロトコル・ソリューション

• データ・シート
  • 10 Gbps イーサネット・IP・データ・シート (英語版・PDF)
• 使い始めるためのスタートガイド (英語版・PDF)
• 詳細資料
  • 10 Gbps イーサネット・IP ファンクションの詳細 (英語版・PDF)
• デザイン例とハードウェア・デモンストレーション 
  • 10 Gbps イーサネット・ハードウェア・デモンストレーション・リファレンス・デザイン
• 無償のオンライン・トレーニング：アルテラ・デバイスでの 10 Gbit イーサネット・デザイン
• 最新の UNH テスト・レポートについては、アルテラまたは販売代理店にご確認ください。
• アルテラ・デバイス機能の詳細
  • Stratix IV FPGA
  • Arria® II GX FPGA
  • Cyclone® IV FPGA 
  • HardCopy® IV ASIC
• その他の 10 Gbit ソリューションについては、アルテラのワイヤライン・ソリューションをご覧ください。

デバイスの使用率と性能

このコアに対する標準的な期待性能および使用率は 10 Gbps イーサネット・IP・データ・シート (英語版・PDF) に記載されています。

テクニカル・サポート

このリファレンス・デザインに関するテクニカル・サポートについては、 10 Gbps イーサネット・ リファレンス・デザイン・サポート・センターをご利用ください。さらに詳しい技術サポートとして、アルテラ mySupport オンライン・サポート・システムを使用可能です。また、アルテラ ナレッジ・データベース でこの機能の関連トピックを検索することもできます。

関連リンク

• AN 516: 10-Gbps イーサネット・リファレンス・デザイン（PDF）
• アルテラのワイヤレス・ソリューション

リファレンス・デザインの免責条項

これらのリファレンス・デザインは、アルテラ製のデバイスでのみ使用することができ、所有権はアルテラに帰属します。