FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki


ホーム > サポート > ナレッジ・データベース > サポート・ソリューション

ソリューション ID: rd09201999_887
掲載日: 2006年2月08日
製品カテゴリー: N/A
製品エリア: N/A
製品サブ・エリア: N/A

問題点

Can I interrupt the programming of a MAX® 7000AE, MAX 7000B, and MAX 3000A device without damaging it?

解決策

Yes. MAX 7000AE, MAX 7000B, and MAX 3000A devices support a feature that allows you to interrupt in-system programming without damaging the device. All I/O pins will remain tri-stated until programming is successfully completed.

This feature is implemented using an internal EEPROM bit called the ISP_Done bit. This bit is automatically controlled by the programmer and is not a user-controlled bit.


フィードバック

     このソリューションはお役に立ちましたか?                     
悪い
   
良い
 
  1 2 3 4 5  
     このソリューションは簡単に見つけることできましたか?
悪い
   
良い
 
  1 2 3 4 5  

    サポート・ソリューション向上に関するご意見等をご記入下さい:


アルテラは、このソリューションがユーザーが意図した目的において機能することを保証するものではなく、ソリューションの使用に関する保証および信頼性に対しても責任を負わないものとします。


  • アルテラ・トラブルシュータ
    • 概要
    • ライセンス
    • ModelSim でのシミュレーション
    • タイミング解析
    • PLL ロック外れ
    • FPGA コンフィグレーション
    • JTAG コンフィグ & ISP
    • PFL トラブルシュータ
    • Jam、JBC と SVF
    • 利用ガイドライン
    • オプティマイゼーションアドバイザ
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール