ナレッジ・データベース

アルテラでは、サポート・ソリューション、最もよく尋ねられる質問 (FAQ)、そして既存の問題を含む以下のナレッジ・データベースを提供しています。カテゴリー別に閲覧でき、丸括弧の数字は利用可能な検索結果の数を示しています。

全て表示する すべてを隠す
最近のソリューション 過去 7日間に発行されたソリューション (18) 過去 14日間に発行されたソリューション (71) 過去 30日間に発行されたソリューション (132)	既存の問題 デバイス・ファミリの問題 (57) Arria II GX (9) Arria GX (6) Stratix V (1) Stratix IV GT (5) Stratix IV (33) Stratix III (12) Stratix II (9) Stratix II GX (26) Stratix GX (2) Stratix (3) Cyclone IV (1) Cyclone III (8) Cyclone II (4) Cyclone (3) HardCopy II (8) HardCopy (3) Quartus II の問題 (1036) Version 10.0 SP1 (7) Version 10.0 (47) Version 9.1 SP2 (17) Version 9.1 SP1 (35) Version 9.1 (70) Version 9.0 SP2 (36) Version 9.0 SP1 (36) Version 9.0 (74) Version 8.1 (26) Version 8.0 SP1 (13) バージョン 8.0 (35) バージョン 7.2 SP2 (3) バージョン 7.2 SP1 (7) バージョン 7.2 (66) バージョン 7.1 SP1 (36) バージョン 7.1 (53) バージョン 7.0 (42) バージョン 6.1 (43) バージョン 6.0 SP1 (21) バージョン 6.0 (35) バージョン 5.1 SP1 (23) バージョン 5.1 (35) バージョン 5.0 SP1 (33) バージョン 5.0 (46) バージョン 4.2 (43) バージョン 4.1 (42) バージョン 4.0 SP1 (24) バージョン 4.0 (36) バージョン 3.0 SP2 (6) バージョン 3.0 SP1 (6) バージョン 3.0 (31) バージョン 2.2 SP2 (9) 資料の問題 (28) アプリケーション・ノート (10) ハンドブック (9) ピン接続ガイドライン (4) User Guides (5) エラッタ・シート リリース・ノート
デバイス (1025) DSP ブロック/乗算器ブロック (4) DSP ブロック全般 (4) I/O(デバイス) (279) HSPICE モデル (1) I/O 構造/機能 (93) I/O規格 (43) IBIS モデル (83) シグナル・インテグリティ(I/O) (10) その他(I/O) (13) ピンアウト (27) 配置制約 (9) PLL/クロック管理 (93) PLL の挙動 (2) PLL リコンフィギュレーション (7) PLL構造/機能 (48) クロック管理 (17) その他(PLL) (4) 仕様 (PLL/クロック管理) (15) ギガビット・トランシーバ (76) Quartus II ツールの問題 (3) クロック/PLL (4) シグナル・インテグリティ(ギガビット・トランシーバ) (2) その他(ギガビット・トランシーバ) (18) ダイナミック・リコンフィギュレーション (7) プロトコル (17) ボードデザインとレイアウト (1) モデル (1) 機能ブロック (2) 物理層(PHY)機能 (21) コンフィギュレーション (194) JTAG (コンフィギュレーション) (32) アクティブ・シリアル (AS) (29) アクティブ・パラレル(AP) (2) エラー検出/CRC (8) コンフィギュレーション・デバイス (27) コンフィギュレーション・ピン (27) コンフィギュレーション・ファイル (7) シリアル・フラッシュ・ローダ (3) その他（コンフィギュレーション） (23) デザイン・セキュリティ/AES (16) パッシブ・シリアル (PS) (2) パッシブ・パラレル非同期 (PPA) (1) パラレル・フラッシュ・ローダ (6) ファースト・パッシブ・パラレル (FPP) (3) リモート・コンフィグ/システム・アップグレード (8) ソース同期 SERDES (32) Altlvdsの動作 (6) DPA (ソース同期 SERDES) (2) その他(ソース同期SERDES) (19) 仕様 (ソース同期 SERDES) (2) 外部PLLモード (3) ダウンロード・ケーブル/機器 (30) USBブラスタ(USB Blaster) (29) バイト・ブラスタII (Byteblaster II) (1) プログラミング（CPLD/コンフィギュレーションデバイス） (49) Jam (プログラミング) (2) インシステム/回路プログラミング (21) サード・パーティ・プログラミング (1) その他(プログラミング関連） (9) プログラミング・ソフトウェア (16) ボードテスト/デザイン/レイアウト (32) BSDL/BST ファイル (21) シグナル・インテグリティ (5) その他(ボード) (5) 回路図入力/基板シンボル (1) 一般アーキテクチャ（I/O以外） (29) CPLD (一般アーキテクチャ) (11) FPGA (一般アーキテクチャ) (9) ストラクチャード ASIC (9) 内部メモリ (21) 全ての機能(内部メモリ) (21) 品質/信頼性/パッケージ (42) RoHS (品質/信頼性/パッケージ) (3) その他（QAおよびパッケージ） (7) 信頼性 (8) 製造/組み立て/リフロー (8) 規格 (16) 外部メモリ・インタフェース (59) DDR (外部メモリ・インタフェース) (7) DDR2 (外部メモリ・インタフェース) (17) DDR3 (外部メモリ・インタフェース) (2) DLL/DQS 回路 (9) QDRII / QDRII+ (外部メモリ・インタフェース) (9) RLDRAM II (外部メモリ・インタフェース) (5) 外部メモリ・インタフェースその他 (10) 消費電力 (66) EPE(早期電力見積シート) (14) PDN(電源供給ネットワーク) (2) PowerPlay 電力解析ツール (4) その他(消費電力) (11) パワーアップ時の挙動 (1) 仕様 (消費電力) (3) 熱設計 (10) 電源デザイン (消費電力) (21) その他 （デバイス） (19) その他(デバイス) (19)	デザイン・ソフトウェア (1125) MAX+PLUS II (131) その他(MAX+PLUS II) (131) インストール / ライセンス (103) Altera ライセンスセットアップ (5) OSサポート/システム要求 (1) インストール (3) ケーブルドライバのインストール (1) その他(インストール) (48) その他(ライセンス) (44) ライセンスの新規/更新リクエスト (1) オンチップ・デバッグ (61) SignalProbe (オンチップ・デバッグ) (1) SignalTap II (オンチップ・デバッグ) (38) その他（オンチップ・デバッグ） (22) シミュレーション/フォーマル検証 (164) ModelSim-Altera(シミュレーション) (17) サード・パーティ・シミュレーション (80) サード・パーティ・フォーマル検証 (24) シミュレーション・ライブラリ/モデル (1) その他（シミュレーション） (23) レガシーQuartus IIシミュレータ (19) シンセシス/ネットリスト・ビューワ (152) Quartus II シンセシス (93) サード・パーティ・シンセシス (48) その他（シンセシス） (6) ネットリスト・ビューワ (4) レガシー (HDL) サポート (1) タイミング解析 (78) TimeQuestタイミング・アナライザ (9) クラシック・タイミング・アナライザ (62) サード・パーティ・タイミング解析 (5) その他（タイミング解析） (2) デザイン入力/プランニング (126) HardCopy ASIC デザインフロー (2) コーディング･スタイル (23) サード･パーティ･デザイン入力ツール (2) その他(デザイン入力/プランニング) (13) メガファンクション/MegaWizard (39) 回路図/ステートマシーン入力 (10) 設定/アサイメント (37) プログラミング/コンフィギュレーション (39) Quartus II プログラマ (32) その他(プログラミング/コンフィギュレーション関連） (3) デバイス・プログラム/コンフィギュレーション (4) プロジェクト管理/スクリプト (29) Quartus IIプロジェクト/リビジョン (12) Tcl/QSF/SDC (プロジェクト管理/スクリプト) (11) コマンドライン・スクリプティング (2) その他（プロジェクト管理） (4) ボード・デザインおよび I/O (33) ピンプランニング/管理 (32) 同時動作スイッチング/SI(シグナルインテグリティ)解析 (1) 実装/最適化 (136) HardCopy ASICへのマイグレーション (2) インクリメンタルコンパイル (13) その他（最適化） (28) チップ・プランナ/ロジックロック (19) デザイン・アシスタント (1) デザイン・スペース・エクスプローラ (2) デザイン最適化 (4) メタステーブル (1) リソース・プロパティ・エディタ/ECO (1) 配置配線 (65) 消費電力解析/管理 (12) PowerPlay電力解析ツール (12) その他（デザイン・ソフトウェア） (61) その他（デザイン・ソフトウェア ） (61)
IP (Intellectual Property) (200) DSP (Intellectual Property) (1) DSP Builder (IP) (1) IP その他 (149) その他(IP) (149) コミュニケーション・インタフェース・周辺 IP (35) IP 仕様・プロトコル (2) RTL シミュレーション 問題 (3) コア・インプリメンテーション (10) コア機能・動作 (12) タイミング 問題 (3) ツール/環境 (2) デザイン 例 (3) 外部メモリ・インタフェースIP (15) DDR IP (外部メモリ・インタフェース) (1) DDR2 IP (外部メモリ・インタフェース) (5) DDR3 IP (外部メモリ・インタフェース) (5) QDRII / QDRII+ IP (外部メモリ・インタフェ (1) RLDRAM II IP (外部メモリ・インタフェース) (1) 外部メモリ・インタフェースIP その他 (2)	エンベデッド(組込) (280) Nios II アーキテクチャ (12) その他（Nios II アーキテクチャ） (12) SOPC Builder (エンベデッド) (72) GUI (SOPC Builder) (22) コンポーネントエディタ (22) システムインターコネクトファブリック MM (1) システムインターコネクトファブリック その他 (12) その他（SOPC Builder） (14) ペリフェラルコンポーネント (1) インストール/ライセンス (5) インストール（エンベデッドツール） (3) ライセンス（エンベデッドツール） (2) ソフトウェア開発 (111) HAL (ソフトウェア開発) (8) Nios II (Eclipse) (3) Nios II IDE (ソフトウェア開発) (40) SW デバッグ (23) イーサネット (2) コマンド・ライン/SDK シェル (11) サード・パーティ製品 (5) その他（ソフトウェア開発) (19) デザイン例 (8) すべて(デザイン例) (8) ハードウェア開発 (24) コンフィギュレーション／ブート (3) シミュレーション (4) その他（ハードウェア開発) (8) ハードウェア・デバッグ (3) フラッシュ・プログラミング (6) その他（エンベデッド) (48) その他（エンベデッド ） (48)
開発キット (38) アルテラ開発キット (33) デモ・デザイン (4) リファレンス・デザイン (3) 一般/その他 (20) 開発ボード・ファイル (6) インストール & ライセンス (3) インストール(開発キット) (3) サード・パーティ/パートナ・キット/ボード (2) すべて (2)
全てを表示 全てを隠す

注： サポート ＆ 技術資料は、アルテラのWebサイトのサポートと技術資料で提供する全ての内容を含んでいます。ナレッジ・データベース検索はアルテラのサポート・セクションの一部分でありサポート・ソリューションを含んでいます。

セルフ・ヘルプ・ツール

• PowerPlay Early Power Estimators (EPE) および消費電力解析
• Stratix® II GX アイ・ダイアグラム・ビューワー
• シミュレーション・プロセスを短縮する PELE （Pre-emphasis and Equalization Link Estimator）テクノロジ
• I/O Navigator
• MSL Calculator
• アルテラ・プログラミング・ツール
• Quartus® II デザイン・チェックリスト