表 1 に Quartus® II デザイン・ソフトウェアを使用した Stratix® および Stratix GX デバイス・ファミリのさまざまな機能を示します。 各種デザイン・エントリ手法について詳しくは、Quartus II ソフトウェアのヘルプ・ファイルを参照してください。 Stratix および Stratix GX のデザイン例は機能別のグループ化されています。 デザイン例を表示するには、デザイン・エントリ手法のアイコンを選択します。
| 表 1. Quartus II ソフトウェア用の Stratix & Stratix GX デザイン例 | |
| メモリ・ファンクション | デザイン・エントリ手法 |
|---|---|
| QDR（Quad Data Rate）SRAM コントローラ |  |
| altufm Megafunction User Guide の例 |  |
ZBT（Zero-Bus Turnaround）SRAM コントローラ |
 |
| バス& I/O ファンクション | |
| 高速差動 I/O 機能 | |
| altpll Megafunction User Guide の例 | |
| altremote_update Megafunction User Guide の例 |
|
| altpll_reconfig Megafunction User Guide の例 |
|
| 演算 | |
| altmult_add Megafunction User Guide の例 |
|
| altfp_add_sub Megafunction User Guide の例 |
|
| ストレージ | |
| lpm_rom Megafunction User Guide の例 |
|
| lpm_shiftreg Megafunction User Guide の例 |
|
| DSP ファンクション | |
| 12 x 9 ファーム乗算器 | |
| 12 x 12 ファーム乗算器 | |
| 完全可変係数ソフト乗算器 | |
| ハイブリッド固定係数ソフト乗算器 | |
| ハイブリッド変数係数ソフト乗算器 | |
| 並列固定係数ソフト乗算器 | |
| 並列可変係数ソフト乗算器 | |
| 半並列固定係数ソフト乗算器 | |
| 半並列可変係数ソフト乗算器 | |
| 積和固定係数ソフト乗算器 | |
| 積和可変係数ソフト乗算器 | |
| 離散コサイン変換（DCT） | |
| ベーシック有限インパルス応答（FIR）フィルタ | |
| タイム・ドメイン多重化 FIR フィルタ | |
| 多相デシメーション FIR フィルタ | |
| 多相補間 FIR フィルタ | |
| 2 次元 FIR フィルタ | |
| ベーシック無限インパルス応答（FIR）フィルタ | |
| Butterworth IIR フィルタ | |
| マグニチュード・ファンクション | |
以下のアイコンは各例で使用するエントリ・モードを示します。
アルテラ・ハードウェア記述言語（AHDL）- VHDL
MAX+PLUS® II グラフィック・エディタ- Verilog HDL
Tcl- Quartus II ソフトウェア
