FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Nios II エンベデッド・プロセッサのデザイン例

ホーム > サポート > デザイン例 > Nios II

表 1 に示すデザイン例は、一般的なアプリケーションでの Nios® II エンベデッド・プロセッサの使用方法を示しています。システム・デザイン例は、完全な Nios II エンベデッド・デザインを形成するハードウェアおよびソフトウェア・ファイルで構成されています。C2H コンパイラのデザイン例は、Nios II C2H(C-to-Hardware)アクセラレーション・コンパイラを使用してエンベデッド・ソフトウェアを高速化することで、性能が向上することを実証しています。

ハードウェア・デザイン例では、Nios II CPU 、メモリ、およびペリフェラルを実際のエンベデッド・システムと組合わせる方法を示します。 ソフトウェア・デザイン例では、Nios II プロセッサの機能を活用するプログラムになります。提供されるソース・コードを皆様のエンベデッド・デザインの出発点として使用することができます。

Nios II エンベデッド・デザイン・スイート(EDS)には、表 1 に示すハードウェアおよびソフトウェア・デザイン例の一部が含まれています。Nios II エンベデッド・プロセッサ、ツールチェイン、およびデザイン例を入手するには、Nios II EDS の無償バージョンをこちらからダウンロードしてください。

ソフトウェア・デザイン例には、特定のハードウェア・デザイン例の上で実行されます。 例えば、Web サーバ・ソフトウェア・デザイン例は、イーサネット・インタフェースを持つハードウェア・デザインで動作します。 サポートされているハードウェア・デザインの情報を確認するには、リンク例を選択してください。

エンベデッド・プロセッサ・リファレンス・デザイン ページよりその他のデザイン例を提供しています。

表 1. Nios II デザイン例

システム・デザイン
低消費電力
アプリケーション・ローダー
イーサネット・アクセラレーション
マルチプロセッサ
Web サーバー (1)
アクセラレーテッド CRC
内蔵ダイレクト・メモリ・アクセス搭載アクセラレーテッド FIR
TES D/AVE グラフィック・アクセラレーター・デモ (2)
D/AVE 向け Altia レッド・タッチ・スクリーン HMI (2)
IMAGEM Technology グラフィック・デモ (2)
ハードウェア・デザイン
コンパクト・コンフィギュレーション・システム
スキャッタ・ギャザー DMA
ブリッジを使用した高性能タイプ
標準タイプ (1)
フル機能タイプ (1)
高速タイプ (1)
小型タイプ (1)
低コストタイプ (1)
SOPC Builder ハードウェア・テンプレート
Avalon®-MM スレーブ・テンプレート
Avalon-MM マスタ・テンプレート
ソフトウェア・デザイン
ドライストーン・ベンチマーク
メモリ・テスト (1)
リード・オンリー Zip ファイル・システム (1)
ボード診断 (1)
カウント・バイナリ (1)
Hello MicroC/OS-II (1)
MicroC/OS-II メッセージ・ボックス (1)
MicroC/OS-II Mutex
Micriµm µC/GUI デモ (2)
NTP クライアント
シンプル・ソケット・サーバ (1)
プラネットウェブ SpectraWorks デジタル・フォト・フレーム (2)
プラネットウェブ SpectraWorks GUI 機能デモ (2)
C2H コンパイラ・デザイン
マンデルブロー
画像の回転
有限インパルス応答 (FIR)

注:

  1. Nios II EDS (インストール)に含まれているデザイン例
  2. デザインは、アルテラ・ソフトウェア・パートナーによってサポート

デザイン例の免責条項

アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証(明示 的、暗示的、または法令による)もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせ て使用することを推奨、提案、または要求しません。

このページを評価


  • 製品
    • MAX/MAX II
    • Stratix/Stratix GX
    • Nios II
  • 機能
    • 演算
    • メモリ
    • バス & I/O
    • ロジック
    • インタフェース & ペリフェラル
    • DSP
    • コミュニケーション
    • PLL & クロック
  • デザイン入力
    • Quartus II プロジェクト
    • Tcl
    • VHDL
    • Verilog HDL
    • C コード例
    • DSP Builder
    • TimeQuest
  • シミュレーション・ツール
    • Mentor Graphics ModelSim
    • Cadence NCsim
    • Synopsys VCS
  • レガシー例
    • グラフィック・エディタ
    • AHDL
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール