Nios® II コンパクト・コンフィギュレーション・デザイン例は、Nios II プロセッサとリモート・アップデート・コントローラを用いてCyclone® III デバイスのリコンフィギュレーションを実行できる方法を示しています。このデザインは 最小限のFPGA リソースで構築されます。デザインはコンパクトなため、リコンフィギュレーション機能を既存アプリケーション・プロジェクトに追加することができます。デザイン例に関する詳細は、AN 548: Nios II Compact Configuration System for Cyclone III (PDF) をご覧ください。
このデザイン例を動作するには、compact_config.zip をダウンロードし、ファイルをコンピュータ上に解凍します。デザインの動作方法に関しては、AN 548 に記載されている手順をご確認ください。
このデザインの使用は、アルテラのハードウェア・リファレンス・デザイン・ライセンス契約の条件で定められており、その条件に同意する必要があります。
デザイン仕様
このデザインは以下のコンポーネントで構成されます。
- Nios II プロセッサ（Nios II/e エコノミー・コア）
- オンチップ・ランダム・アクセス・メモリ（RAM）
- PLL（Phase-Locked Loop）
- JTAG-UART
- リモート・アップデート・コントローラ
- トライ・ステート・ブリッジ
- CFI フラッシュ・コントローラ
- LED パラレル I/O（PIO）
- プッシュ・ボタン PIO
- システム ID ペリフェラル
このデザインは、Cyclone III FPGA スタータ・キットおよび Nios II エンベデッド評価キット（NEEK）向けに提供しています。
ブロック・ダイアグラム
図 1. Nios II コンパクト・コンフィギュレーション・デザイン例
関連リンク
デザイン例の免責条項
アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状 のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせて使用することを推奨、提案、または要求しません。
