このデザイン例を参考に、アルテラの MAX® II デバイスを使用して、バッテリ駆動システムにパワーダウン回路を実装することができます。
図 1 の回路は、アルテラの EPM570-T100 CPLD と外部 P チャネル MOSFET、ダイオード、および抵抗で、パワーダウン・システムを構成する方法を示します。 P チャネル MOSFET または FET は、バッテリから CPLD 及びシステム内の選択されたその他のコンポーネントへの電源供給をコントロールします。 FET のゲートは、アプリケーション内の CPLD とスイッチでコントロールされます。 FET ゲートはスイッチが押されると導通状態になります。 CPLD にはスイッチング動作とシステム動作を監視する小型タイマが内蔵されており、設定された期間中に動作していないことを検出されると、FET が遮断し、CPLD および同じパワー・ノード上の他のコンポーネントをパワーダウンします。
この実装をサポートするパワーダウン・デザイン・グラフィック・エディタと他のファイルのダウンロードが可能です。
- MAX II パワーダウン・デザイン (.ZIP)
- MAX II パワーダウン・デザインの README (.TXT)
図 1. MAX II デバイスを使用したパワーダウン回路のブロック図
このデザイン例をユーザのプロジェクトに使用する場合は、以下をご参照ください。
