表 1 にアルテラ・デバイスのデザインに使用するメモリ・デザイン例を示します。デザイン例を表示するには、デザイン・エントリ手法のアイコンを選択します。
| 表 1. メモリ・デザイン例 | |
| ファンクション | デザイン・エントリ手法 |
|---|---|
| デュアル・クロック同期 RAM | Verilog HDL VHDL |
| alt_ufm Megafunction User Guide の例 | Quartus II Software |
| シングル・クロック同期 RAM | Verilog HDL VHDL |
| シングル・ポート RAM | Verilog HDL VHDL |
| シングル・クロックを備えたトゥルー・デュアル・ポート RAM | Verilog HDL VHDL |
| シングル・ポート ROM | VHDL |
| デュアル・ポート ROM | VHDL |
サイクル・シェア・デュアル・ポート RAM（csdpram） |
VHDL |
個別入力＆出力・ポート付きパラメータ化された RAM（lpm_ram_dq） |
Verilog HDL |
シングル・マッチ CAM（Content-Addressable Memory）（altcam） |
Quartus II Software |
Fast Multiple-Match CAM (altcam) |
Quartus II Software |
| Multiple-Match CAM | Quartus II Software |
| レガシー例 | |
サイクル・シェア・デュアル・ポート RAM（csdpram） |
AHDL MAX+PLUS® II Graphic Editor |
サイクル・シェア FIFO（First-In First-Out）（csfifo） |
AHDL MAX+PLUS II Graphic Editor |
個別入力＆出力・ポート付きパラメータ化された RAM（lpm_ram_dq） |
AHDL MAX+PLUS II Graphic Editor |
デザイン例の免責条項
アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状 のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示 的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせ て使用することを推奨、提案、または要求しません。
