デザイン例

すべてのデザイン例

アルテラとパートナーは、アルテラ製品をより良く理解し、容易に使用し、さまざまなファンクションを実装し、基本的な設計ニーズに対応できるようにするビルディング・ブロックを提供するデザイン例を開発しています。

より複雑なデザインにおけるデザイン・ニーズへの対応方法については、リファレンス・デザインをご欄ください。

提供するデザイン例を以下の表に記載します。各デザイン例の詳細は、デザイン例の名前をクリックするとご覧いただけます。お探しのデザイン例を検索するには、左のナビゲーション・バーのカテゴリーをクリックして、ファンクションごとにデザイン例を分類したり、あるいは デザイン例 メイン・ページの検索ボックスにて、関連キーワードを入力して検索を行うことができます。

デザイン例	ターゲット・デバイス	サポートされる開発キット	SOPC Builder Ready	Qsys Compliant	Quartus II バージョン
Achieving Unity Gain in Block Floating Point IFFT+FFT Pair	-	-	-	-	9.1
Auto Start Using MAX II CPLDs: AN 491 (PDF)	MAX II	-	-	-	-
Avalon-MM Master Templates	-	-		-	8.0
Avalon-MM Slave Template	-	-		-	9.0
CF+ Interface MAX II CPLDs: AN 492 (PDF)	MAX II	-	-	-	10.0
CIC Interpolation Filter With Multi-Channel Data Support	-	-	-	-	-
Coefficient Reload Finite Impulse Response (FIR) Filter	-	-	-	-	9.1
Constraint RGMII Interface of Triple Speed Ethernet with the External PHY Delay Feature	Cyclone II, Cyclone III, Cyclone III LS, Cyclone IV GX, Stratix II, Stratix II GX, Stratix III, Stratix IV, Arria GX, Arria II GX	Stratix IV GX FPGA 開発キット, Arria II GX FPGA 開発キット	-	-	10.1
DDR2: 8-Bit Wide DDR2 ALTMEMPHY-Based SOPC Builder Integrated in Cyclone III FPGAs	Cyclone III	Cyclone III FPGA 開発キット		-	9.1
DDR2: Interfacing a 267-MHz DDR2 SDRAM with an Arria II GX FPGA	Arria II GX	Arria II GX FPGA 開発キット	-	-	9.1
DDR3: 8-Bit Wide DDR3 UniPHY-Based QSYS Integrated in Stratix IV FPGAs (Verilog)	Stratix IV GX	オーディオ・ビデオ 開発キット, Stratix IV GX エディション	-		11.0
DDR3: Interfacing a 300-MHz DDR3 SDRAM with an Arria II GX FPGA	Arria II GX	Arria II GX FPGA 開発キット	-	-	9.1
DDR3: Interfacing with a 64-bit DDR3 SDRAM UDIMM interface at 400 MHz in a Stratix IV FPGA	Stratix IV E	Stratix IV GX FPGA 開発キット	-	-	9.1
Designing Digital Down Conversion Systems Using CIC and FIR Filters	-	-	-	-	7.1
Fast Fourier Transform (FFT) with 32K-Point Transform Length	-	-	-	-	-
GPIO Pin Expansion Using I2C Bus Interface in MAX II CPLDs: AN 494 (PDF)	MAX II	-	-	-	-
I2C Battery Gauge Interface Using MAX II CPLDs: AN 493 (PDF)	MAX II	-	-	-	-
IDE/ATA Controller Using MAX II CPLDs: AN 495 (PDF)	MAX II	MDN-B2	-	-	10.0
Implementing an SMBus Controller MAX II CPLDs: AN 502 (PDF)	MAX II	-	-	-	10.0
Implementing LED Drivers in MAX & MAX II Devices: AN 286 (PDF)	MAX II	-	-	-	-
Implementing Multiple Memory Interface using UniPHY in a Stratix IV FPGA (Verilog)	Stratix IV E	Stratix IV E FPGA 開発キット	-	-	10.1
Implementing Multiple Memory Interface Using UniPHY in a Stratix V FPGA	Stratix V GX	-	-	-	11.0
Implementing OFDM Modulation and Demodulation	-	-	-	-	7.2
Interfacing with a 64-bit DDR3 SDRAM UniPHY Interface at 533 MHz in a Stratix IV FPGA	Stratix IV GX	Stratix IV GX FPGA 開発キット	-	-	11.0
LCD Controller Using MAX II CPLDs: AN 497 (PDF)	MAX II	-	-	-	-
LED Blink Using Auto Stop and Auto Start in MAX II CPLDs: AN 498 (PDF)	MAX II	MDN-B2	-	-	10.0
MAX II CPLDs as Voltage Level Shifters: AN 490 (PDF)	MAX II	-	-	-	-
Microcontroller I/O Expander	MAX 3000A	-	-	-	-
Mobile SDRAM Interface Using MAX II CPLDs: AN 499 (PDF)	MAX II	-	-	-	-
Multi-Channel Farrow Filter	-	-	-	-	-
Multiplexing SDIO Devices using MAX II CPLDs: AN 509 (PDF)	MAX II	-	-	-	-
NAND Flash Memory Interface with MAX II CPLDs: AN 500 (PDF)	MAX II	-	-	-	-
Nios II: 3C120 Microprocessor System with LCD Controller	Cyclone III	Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション		-	8.1
Nios II: 3C25 Microprocessor System with LCD Controller	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	8.0
Nios II: Accelerated FIR with Built-In Direct Memory Access	Cyclone III, Stratix II	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション, Nios II 開発キット, Stratix II エディション		-	9.0
Nios II: Alternative Nios II Boot Methods	Stratix IV GX, Cyclone III	Stratix IV GX FPGA 開発キット, Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション	-		11.0
Nios II: Altia Red Touch Screen HMI for D/AVE	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	9.1
Nios II: Application Selector	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション	-		11.0
Nios II: Applications Processor MMU Design	Cyclone III, Stratix IV GX	アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット		-	10.1
Nios II: Avalon Verification IP Suite Design Example	-	-			11.0
Nios II: Board Diagnostic	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: C2H Mandelbrot	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション		-	8.1
Nios II: Checksum Hardware Accelerator	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	10.0
Nios II: Compact Configuration Design Example	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション		-	8.1
Nios II: Count Binary	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: Custom CRC Accelerator	Stratix II	Nios II 開発キット, Stratix II		-	7.2
Nios II: Custom Instruction Design Example	Cyclone III, EP4S	Embedded Systems 開発キット, Cyclone III エディション, Nios II エンベデッド評価キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット			11.0
Nios II: Debugging Nios II Systems with the SignalTap II Embedded Logic Analyzer	Cyclone III, Stratix IV GX	Embedded Systems 開発キット, Cyclone III エディション, Nios II エンベデッド評価キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット	-		11.0
Nios II: Debugging with System Console over TCP/IP	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	10.0
Nios II: Dhrystone Benchmark	Stratix II	アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション, Nios II 開発キット, Stratix II		-	8.0
Nios II: Ethernet Acceleration	Stratix II	Nios II 開発キット, Stratix II		-	9.0
Nios II: Ethernet Standard Design	Cyclone III, Stratix IV GX	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット	-		11.0
Nios II: HAL Device Drivers	Cyclone III	Nios II エンベデッド評価キット, Cyclone III エディション	-		11.0
Nios II: Hardware Development Tutorial Design Example	-	-	-		11.0
Nios II: Hello MicroC/OS-II	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: High-Performance Example with Bridges	Stratix II	Nios II 開発キット, Stratix II		-	7.2
Nios II: IMAGEM Technology Solution Demos	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	9.1
Nios II: Low Power	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション		-	8.0
Nios II: Memory Test	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: Micrium µC/GUI Demo	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	9.1
Nios II: MicroC/OS-II Message Box	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: MicroC/OS-II Mutex	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: MicroC/OS-II RTOS with the Nios II Processor	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション	-		11.0
Nios II: MPU Usage	Cyclone III	Nios II エンベデッド評価キット, Cyclone III エディション		-	9.1
Nios II: Multiprocessor Design Example	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション	-		11.0
Nios II: NTP Client	Cyclone III, Stratix II	Stratix IV GX FPGA 開発キット, Nios II エンベデッド評価キット (NEEK), Cyclone III エディション, アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション, Nios II 開発キット, Stratix II エディション		-	9.1
Nios II: Planetweb SpectraWorks Digital Photo Frame	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	9.1
Nios II: Planetweb SpectraWorks GUI Feature Demo	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	9.1
Nios II: Profiling Nios II Systems	Cyclone III, Stratix IV GX	Embedded Systems 開発キット, Cyclone III エディション, Nios II エンベデッド評価キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット	-		11.0
Nios II: Read-Only Zip File System	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: Simple Socket Server	Stratix II	Nios II 開発キット, Stratix II		-	10.0
Nios II: Simulating Nios II Embedded Processor Designs	Stratix II	Nios II 開発キット, Stratix II	-		11.0
Nios II: SPI Slave to Avalon Master	Cyclone III	アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション		-	9.1
Nios II: System Architect Design Example	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション	-		11.0
Nios II: TES D/AVE Graphics Accelerator Demo	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	9.1
Nios II: Tightly Coupled Memory Tutorial	Cyclone III, Stratix IV GX	Embedded Systems 開発キット, Cyclone III エディション, Nios II エンベデッド評価キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット	-		11.0
Nios II: Triple-Speed Ethernet Processor System	Cyclone III	アルテラ・エンベデッド・システム 開発キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット		-	10.1
Nios II: Using the NicheStack TCP/IP Stack	Cyclone III, Stratix IV GX	Embedded Systems 開発キット, Cyclone III エディション, Nios II エンベデッド評価キット, Cyclone III エディション, Stratix IV GX FPGA 開発キット	-		11.0
Nios II: Vectored Interrupt Controller Usage and Applications	Cyclone III	Nios II エンベデッド評価キット, Cyclone III エディション		-	9.1
Nios II: Web Server	Cyclone III	Nios II エンベデッド評価キット (NEEK), Cyclone III エディション		-	7.2
PCI Master Memory Example for pci_mt32 MegaCore Function	-	-	-	-	All
PCI Target Memory Examples for PCI MegaCore functions	-	-	-	-	All
PCI Target Termination Examples for pci_mt32 and pci_t32 MegaCore Functions	-	-	-	-	All
Polyphase Modulation With Aliasing for Digital Up-Conversion	-	-	-	-	-
POS-PHY Level 4 (SPI-4.2) External PLL Sharing Design Example	Stratix IV GX	-	-	-	9.1
Power Management in Portable Systems Using MAX II CPLDs: AN 422 (PDF)	MAX II	-	-	-	-
Pulse Width Modulator Using MAX II CPLDs: AN 501 (PDF)	MAX II	-	-	-	-
QDRII: Interfacing 400-MHz QDR II+ SRAM in a Stratix IV FPGA	Stratix IV E	Stratix IV GX FPGA 開発キット	-	-	11.0
RapidIO: Maintenance Master to System Maintenance Slave Bridge	-	-	-	-	All
Reconfigurable Decimation Filter	-	-	-	-	-
RLDRAMII: Interfacing 533-MHz RLDRAM II in a Stratix IV FPGA	Stratix IV E	Stratix IV E 開発キット	-	-	11.0
Run-Time Reconfigurable Scaler Design Example	Stratix II, Cyclone II	-		-	9.0
Serial Peripheral Interface (SPI) Master in MAX II CPLDs: AN 485 (PDF)	MAX II	-	-	-	7.2
Sigma-Delta Converter	-	-	-	-	-
SMBus for GPIO Pin Expansion in MAX II CPLDs: AN 484 (PDF)	MAX II	MDN-B2	-	-	-
SPI to I2C Using MAX II CPLDs: AN 486 (PDF)	MAX II	-	-	-	-
SPI to I2S Using MAX II CPLDs: AN 487 (PDF)	MAX II	-	-	-	10.0
Stepper Motor Controller Using MAX II CPLDs: AN 488 (PDF)	MAX II	MDN-B2	-	-	7.2
TSE: Implement Reset Sequence in TSE Using ALTGX as Transceiver	Stratix IV GX	-	-	-	9.1 SP1
TSE: Implement Reset Sequence in TSE Using ALTLVDS as Transceiver	Stratix IV GX	-	-	-	9.1 SP1
TSE: Instantiate TSE with External ALTGX / ALTLVDS	Stratix IV GX, Arria II GX	-		-	9.1 SP1
Using CIC Decimation Filter With Multi-Channel Support	-	-	-	-	7.2
Using the Internal Oscillator in MAX II CPLDs: AN 496 (PDF)	MAX II	MDN-B2	-	-	7.2
Using the Parallel Flash Loader with the Quartus II Software: AN 386 (PDF)	MAX II	-	-	-	10.0
Using the UFM in MAX II Devices: AN 489 (PDF)	MAX II	-	-	-	-
Variable Rate Decimation Filter	-	-	-	-	-

デザイン例の免責条項

アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示 的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせて使用することを推奨、提案、または要求しません。