デザイン例

リファレンス・デザインは、技術的なサブシステムやシステムの青写真として役立つほか、複雑なシステム・デザインに対し効果的なソリューションをもたらします。

IP コアは、基本的な演算からトランシーバ、メモリ・コントローラ、マイクロプロセッサ、信号処理、そしてプロトコル・インタフェースまでに渡る、アルテラのデバイスに最適化されたブロックです。

IP サポートとリファレンス・デザイン:

デザイン例:

	製品別	レガシー・デザイン別

MAX® II & MAX CPLD Stratix® & Stratix GX FPGA Nios® II エンベデッド・プロセッサ		MAX+PLUS^® II グラフィック・エディタ例 Altera^® Hardware Description Language (AHDL)
	機能別	デザイン入力方法別

演算デザイン例メモリ・デザイン例バス & I/O デザイン例ロジック・デザイン例インタフェース & ペリフェラル・デザイン例 DSP デザイン例通信デザイン例 PLL & クロッキングエンベデッド･プロセッサ		Quartus® II デザイン例 Quartus II Tcl 例 VHDL デザイン例 Verilog HDL デザイン例 C コード例アルテラの DSP Builder デザイン例 TimeQuest でのSDC記述例 On-Chip Debugging
	サードパーティ別シュミレーション・ツール	関連リンク

Mentor Graphics^® ModelSim^® Synopsys VCS Cadence NCsim		Design and Support Resources Guide ナレッジ・データベースデバイス・サポートソフトウェア・サポート Development Kit Support テクニカル・トレーニング Altera User Communities/Forums Altera University Program Design Examples

アルテラ・デザイン例は、アルテラ・サブスクリプションのライセンスが有効なアルテラのデバイスおよびツールに対してのみ使用が可能です。アルテラ・サブスクリプションの詳細およびご購入に関しては、アルテラの販売代理店までお問い合わせください。

デザイン例の免責条項

アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせて使用することを推奨、提案、または要求しません。

このページを評価