表 1 にアルテラ・デバイスのデザインに使用する演算のデザイン例を示します。デザイン例を表示するには、デザイン・エントリ手法のアイコンを選択します。
| 表 1. 演算デザイン例 | |
| ファンクション | デザイン・エントリ手法 |
|---|---|
| 加算器/減算器 | Verilog HDL VHDL |
| バイナリ加算器ツリー | Verilog HDL VHDL |
| ターナリ加算器ツリー | Verilog HDL |
altfp_add_sub Megafunction User Guide の例  |
Quartus® II Software |
| altmult_add Megafunction User Guide の例 |
Quartus II Software |
| パラメータ化されたカウンタ | Verilog HDL |
| 動作カウンタ | Verilog HDL VHDL |
| キャリ・ルックアヘッド加算器 | VHDL |
| リップル・キャリー加算器 | VHDL |
| ダウン・カウンタ | VHDL |
| Gray カウンタ | Verilog HDL VHDL |
| レガシー例 | |
パラメータ化された乗算器（lpm_mult） |
AHDL MAX+PLUS® II Graphic Editor |
パラメータ化されたカウンタ（lpm_counter） |
AHDL |
デザイン例の免責条項
アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状 のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示 的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせ て使用することを推奨、提案、または要求しません。
