このシンプルな例は、アルテラのリード・オンリ Zip ファイリング・システムおよび GNU デバッガ (GDB) ホスト・ファイリング・システムの使用法を示しています。この例には、3つのテキスト・ファイルを収めた Zip ファイリング・システム（Zip ファイル）が含まれています。ファイリング・システムは最初に、Nios® II フラッシュ・プログラマを使用して、ハードウェア・デザインのコモン・フラッシュ・インタフェース（CFI）準拠のフラッシュにプログラムされます。ソフトウェアを実行すると、ファイリング・システム内のテキスト・ファイルのうちの 2つを開いて、STDOUTに出力します。
このデザイン例の使用
このデザイン例を Altera Wiki セクションからダウンロードします。Readme.txt ファイルにある手順に従って、デザイン例を実行してください。
ハードウェア条件
この例では、ターゲット・ハードウェア・デザインに以下のデバイスが存在する必要があります。
- UART または JTAG UARTなどの
STDOUTコンポーネント - CFI 準拠フラッシュ・コンポーネント
以下の Nios II ハードウェア例で、このソフトウェア・デザイン例を実行できます。
Nios II 開発ボード、Stratix® II エディション:
- 標準
- フル機能
Nios II 開発ボード、Stratix プロフェッショナル・エディション:
- 標準
- フル機能
Nios II 開発ボード、Stratix エディション:
- 標準
- フル機能
Nios II 開発ボード、Cyclone® II エディション:
- 標準
- フル機能
Nios II 開発ボード、Cyclone エディション:
- 標準
- フル機能
デザイン例の免責条項
アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状 のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示 的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせ て使用することを推奨、提案、または要求しません。
