表 1 にアルテラ・デバイスのデザインに使用するデジタル信号処理（DSP）のデザイン例を示します。デザイン例を表示するには、デザイン・エントリ手法カラムの対応するアイコンを選択します。
| 表 1. DSP デザイン例 — ファンクションおよびデザイン・エントリ手法 | |
| ファンクション | デザイン・エントリー手法 |
|---|---|
リコンフィギュレーション可能なデシメーション・フィルタ  |
Simulink モデル |
| 可変レート・デシメーション・フィルタ |
Simulink モデル |
| Multichannel Farrow Filter |
Simulink モデル |
| シグマ-デルタ コンバータ |
Simulink モデル |
| ランタイム・リコンフィギュラブル・スケーラ |
Verilog HDL |
Stratix® III/IV FPGA 用 DSP ブロックを推測する Verilog テンプレート |
Verilog HDL |
Stratix III/IV FPGA 用 DSP ブロックを推測する VHDL テンプレート |
VHDL |
| Atlantic™ インタフェース・デザインから Avalon® Streaming インタフェース・デザインへのアップグレード | Verilog HDL |
ブロック浮動小数点演算スケーリングを使用した、逆高速フーリエ変換 (IFFT) + 高速フーリエ変換 (FFT) ペアでのユニティ・ゲインの達成  |
Verilog HDL |
| 係数リロード FIR (Finite Impulse Response) フィルタ |
Verilog HDL |
データ・アップ変換用エイリアシング付き多相変調 |
Simulink Model |
| OFDM （Orthogonal Frequency Division Multiplexing : 直交周波数分割多重） システム向けサイクリック・プリフィックス・インサーション | VHDL |
| カスケーデッド・インテグレータ・コーム（CIC） および FIR フィルタを使用したデータ・ダウン変換システムの設計 | Simulink Model |
| マルチチャネル・サポート付き CIC デシメーション・フィルタの使用について | Simulink Model |
| マルチチャネル・データ・サポート付き CIC 補間フィルタ | Simulink Model |
| 変換長 32K ポイントの高速フーリエ変換 | Verilog HDL |
| ノード同期機能を備えた Viterbi デコーダ | VHDL |
| 符号付き乗算器 | VHDL |
| レジスタ I/O 内蔵符号付き乗算器 | Verilog HDL |
| 符号付き乗算アキュムレータ | VHDL |
| 符号付き乗算加算器 | Verilog HDL |
| 符号なし乗算器 | Verilog HDL |
| レジスタ I/O 内蔵符号なし乗算器 | VHDL |
| 符号なし乗算アキュムレータ | Verilog HDL |
| 符号なし乗算加算器 | VHDL |
| 12 x 9 ファーム乗算器 | Verilog HDL |
| 12 x 12 ファーム乗算器 | Verilog HDL |
| 完全可変係数ソフト乗算器 | Verilog HDL |
| ハイブリッド固定係数ソフト乗算器 | Verilog HDL |
| ハイブリッド変数係数ソフト乗算器 | Verilog HDL |
| 並列固定係数ソフト乗算器 | Verilog HDL |
| 並列可変係数ソフト乗算器 | Verilog HDL |
| 半並列固定係数ソフト乗算器 | Verilog HDL |
| 半並列可変係数ソフト乗算器 | Verilog HDL |
| 積和固定係数ソフト乗算器 | Verilog HDL |
| 積和可変係数ソフト乗算器 | Verilog HDL |
| 離散コサイン変換（DCT） | Verilog HDL |
| ベーシック FIR フィルタ | Verilog HDL |
| タイム・ドメイン多重化 FIR フィルタ | Verilog HDL |
| 多相デシメーション FIR フィルタ | Verilog HDL |
| 多相補間 FIR フィルタ | Verilog HDL |
| 2 次元 FIR フィルタ | Verilog HDL |
| ベーシック無限インパルス応答（IIR）フィルタ | Verilog HDL |
| Butterworth IIR フィルタ | Verilog HDL |
| マグニチュード・ファンクション | Verilog HDL |
その他のデザイン例に関しては、DSP リファレンス・デザイン ページをご覧ください。
デザイン例の免責条項
アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状 のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示 的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせ て使用することを推奨、提案、または要求しません。
