通信機器向けデザイン例

アルテラは、アルテラ・デバイスのデザインに使用する通信機器向けデザイン例 （表 1）を提供しています。

その他のデザイン例については、通信機器向けリファレンス・デザイン ページをご覧ください。

表 1. 通信機器向けデザイン例 － ファンクション＆デザイン・エントリー手法
ファンクション	デザイン・エントリー手法
POS-PHY LEVEL4 (SPI4.2) Loop Back Design on Stratix® III/IV Development Board	Verilog HDL
POS-PHY Level 4 (SPI-4.2) External PLL Sharing Design Example	Verilog HDL

デザイン例の免責条項

アルテラの Web サイトに掲載されたこれらのデザイン例はアルテラが所有権を保有しており、アルテラ・デバイスでのみ使用できます。これらのデザイン例は、便宜的に「現状のまま」で提供されているものであり、商品性、権利の非侵害、または特定目的への適合に関する保証を含め、いかなる種類の条件、表明、または保証（明示 的、暗示的、または法令による）もすべて無制限に否認されます。アルテラは明確に、これらのデザイン例をアルテラ以外のメーカが販売する製品と組み合わせて使用することを推奨、提案、または要求しません。