FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

ISP & the Jam STAPL

ホーム > サポート > デバイス > プログラミング・ツール > Jam STAPL

Solve Technical Issues With Online Troubleshooters

Download Free Quartus II Web Edition Software

Jam logoThe Jam Standard Test and Programming Language (STAPL) was created by Altera engineers and is supported by a consortium of programmable logic device (PLD) manufacturers, programming equipment makers, and test equipment manufacturers.  Jam STAPL was adopted as JEDEC standard JESD-71 in August, 1999.

Jam STAPL addresses the issues that designers face when programming PLDs in-system. These issues include proprietary file formats, vendor-specific programming algorithms, large file sizes, and long programming times. Jam STAPL is a major step forward in providing a software-level standard for in-system programming (ISP).

How Jam STAPL Works

The Jam STAPL programming solution consists of two components: the Jam Composer and the Jam Player.

The Jam Composer is a software program, generally written by a programmable logic vendor that writes a Jam File (.jam) that contains the user data and programming algorithm required to program a design into a device.

The Jam Player is software that reads the Jam File and applies vectors for programming and testing devices in a JTAG chain. Embedded system developers can also use a Jam Player to program devices in their system. Most of the source code required for the Jam Player is contained in the Jam STAPL Developer's Kit available from the Jam STAPL web site. The only software routines required to complete the Jam Player are those needed to access the JTAG chain. Figure 1 shows a basic Jam STAPL flow.

Figure 1. Basic Jam STAPL Flow

Figure 1. Basic Jam STAPL Flow

Downloads

  • Jam STAPL Programs Free
  • Quartus® II Web Edition software Free

Related Documents

  • Using Jam STAPL for ISP via an Embedded Processor (PDF) chapter of the MAX II Handbook
  • JTAG & In-System Programmability (PDF) chapter of the MAX II Handbook
  • AN 95: In-System Programmability in MAX Devices (PDF)

Frequently Asked Questions

  • Can I use the Jam STAPL Player or Jam STAPL Byte-Code Player with older versions of .jam and .jbc?
  • How can I determine the contents of the Jam STAPL Byte-Code File (.jbc)?
  • Does the Jam STAPL Player and the Jam STAPL Byte-Code Player support the MasterBlasterTM download cable?
  • Does the Jam STAPL player version 2.3 support the USB-BlasterTM download cable?
  • Solutions/Find Answers…

Related Links

  • Using Jam STAPL for ISP via an Embedded Processor
  • Jam STAPL Vendor Support
  • Programming Tools
  • BSDL Files
  • Programming Center
このページを評価


  • FPGA
    • Stratix V (E, GX, GS, GT)
    • Stratix IV (E, GX, GT)
    • Stratix III
    • Stratix II/Stratix II GX
    • Stratix/Stratix GX
    • Arria II (GX & GZ)
    • Arria GX
    • Cyclone IV (E & GX)
    • Cyclone III
    • Cyclone II
    • Cyclone
  • CPLD
    • MAX II
    • MAX 3000A
    • MAX 7000
  • ASIC
    • HardCopy IV
    • HardCopy III
    • HardCopy II
    • HardCopy Stratix
    • HardCopy APEX 20K
  • ダウンロード
    • デバイス・ピンアウト
    • Gerber Files
    • IBIS モデル
    • BSDL/BST
      • IEEE 1149.1
      • IEEE 1532
    • PCB シンボル
    • Schematic Review Worksheets
  • Configuration/Programming
    • コンフィギュレーション
      • 手法
        • AP
        • AS
        • FPP
        • JTAG
        • PPA
        • PPS
        • PS
      • ガイドライン
      • 比較
      • 機能
      • デバイス
      • ソリューション
      • Stratix IV
      • Stratix III
      • Stratix II/Straix II GX
      • Stratix/Stratix GX
      • Arria II GX
      • Arria GX
      • Cyclone III
      • Cyclone II
      • Cyclone
      • APEX II
      • APEX 20K/E/C
      • Mercury
      • ACEX 1K
      • FLEX 10K/E/A
    • プログラミング
      • MAX II
      • MAX 3000A
      • MAX 7000
      • コンフィギュレーション
    • プログラミング・ツール
      • アルテラ・ツール
        • Download Cables
        • Altera Programming Unit
        • Altera Programming SW
      • In-Circuit Testers
        • ICT Vendors
      • Boundary-Scan Tools
        • Vendor Support
      • Third Party
      • IEEE 1532
      • Jam STAPL
        • Embedded Programming
        • Vendor Support
  • 消費電力
    • 消費電力管理
      • 概要
      • 熱管理
      • 電源インテグリティ
      • 電源の安定化
    • Early Power Estimator
    • パートナー・ソリューション
  • I/O
    • I/O 規格
    • ホット・ソケット
  • PLL & クロック管理
    • 概要
    • PLL の基礎
    • ソフトウェアの使用
    • Jitter 情報
    • クロック・ネットワーク
    • 用語集
  • パッケージ/ボード・デザイン
    • パッケージ詳細
    • 熱抵抗
    • ソケット / レイヤー
    • 製造ガイドライン
  • 品質&信頼性
    • MSL 計算機
    • Certifications
    • 環境に対する方針
      • 安全方針声明
      • 使用禁止物質
      • 鉛フリー
        • 鉛フリー・レポート
        • Alloy Compositions
        • EU Directive Compliance
    • カスタマへの通知
    • レポート
      • 信頼性レポート
      • Process Technology
      • JEDEC Compliance
  • Failure Analysis
    • Overview
    • Capabilities
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール