FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

オンライン資料: Stratix V デバイス

ホーム > サポート > デバイス > Stratix V (E, GX, GS, GT)

アクロバットリーダーのダウンロード

 

  •  Family Overview (PDF) 
  •  Upcoming Device Features (PDF) 

日本語版資料は、英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。
こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。


Stratix V Device Handbook (13 MB)

すべて表示 / すべて隠す

Stratix V Device Handbook, Volume 1 (ver 1.0, Jul 2010, 8 MB)

    Section I. Device Core (3 MB)

    • Subscribe Alert Chapter 1. Logic Array Blocks and Adaptive Logic Modules in Stratix V Devices (ver 1.0, Jul 2010, 668 KB)
    • Subscribe Alert Chapter 2. Memory Blocks in Stratix V Devices (ver 1.0, Jul 2010, 793 KB)
    • Subscribe Alert Chapter 3. Variable Precision DSP Blocks in Stratix V Devices (ver 1.0, Jul 2010, 696 KB)
    • Subscribe Alert Chapter 4. Clock Networks and PLLs in Stratix V Devices (ver 1.0, Jul 2010, 1 MB)

    Section II. I/O Interfaces (3 MB)

    • Subscribe Alert Chapter 5. I/O Features in Stratix V Devices (ver 1.1, Jul 2010, 992 KB)
    • Subscribe Alert Chapter 6. High-Speed Differential I/O Interfaces and DPA in Stratix V Devices (ver 1.0, Jul 2010, 1 MB)
    • Subscribe Alert Chapter 7. External Memory Interfaces in Stratix V Devices (ver 1.0, Jul 2010, 643 KB)

    Section III. System Integration (2 MB)

    • Subscribe Alert Chapter 8. Hot Socketing and Power-On Reset in Stratix V Devices (ver 1.0, Jul 2010, 171 KB)
    • Subscribe Alert Chapter 9. Configuration, Design Security, and Remote System Upgrades in Stratix V Devices (ver 1.0, Jul 2010, 2 MB)
    • Subscribe Alert Chapter 10. SEU Mitigation in Stratix V Devices (ver 1.0, Jul 2010, 206 KB)
    • Subscribe Alert Chapter 11. JTAG Boundary-Scan Testing in Stratix V Devices (ver 1.0, Jul 2010, 174 KB)
    • Subscribe Alert Chapter 12. Power Management in Stratix V Devices (ver 1.0, Jul 2010, 138 KB)

Stratix V Device Handbook, Volume 2 (ver 1.0, Jul 2010, 4 MB)

    • Subscribe Alert Chapter 1. Transceiver Architecture in Stratix V Devices (ver 1.1, Jul 2010, 1 MB)
    • Subscribe Alert Chapter 2. Transceiver Clocking in Stratix V Devices (ver 1.0, Jul 2010, 1,000 KB)
    • Subscribe Alert Chapter 3. Transceiver Reset Control in Stratix V Devices (ver 1.0, Jul 2010, 153 KB)
    • Subscribe Alert Chapter 4. Transceiver Protocol Configurations in Stratix V Devices (ver 1.0, Jul 2010, 1 MB)
    • Subscribe Alert Chapter 5. Custom Transceiver Configuration Datapath in Stratix V Devices (ver 1.0, Jul 2010, 711 KB)
    • Subscribe Alert Chapter 6. Loopback in Stratix V Devices (ver 1.0, Jul 2010, 146 KB)
    • Subscribe Alert Chapter 7. Dynamic Reconfiguration in Stratix V Devices (ver 1.0, Jul 2010, 118 KB)

Stratix V Device Handbook, Volume 3 (ver 1.0, Jul 2010, 489 KB)

    • Subscribe Alert Chapter 1. DC and Switching Characteristics for Stratix V Devices (ver 1.0, Jul 2010, 457 KB)

関連資料

External Memory Interfaces

  • Boosting System Performance with External Memory Solutions (ver 1.0, Jun 2010, 404 KB)
  • 外部メモリ・ソリューションによるシステム性能の向上 (ver 1.0, Jul 2010, 680 KB)

Power and Thermal Management

  • Stratix III, Stratix IV, Stratix V, HardCopy III and HardCopy IV PowerPlay Early Power Estimator (ver 10.0SP1, Aug 2010, 7 KB) New
         PowerPlay Early Power Estimator User Guide (1 MB)

DSP

  • 「Stratix V FPGA: すべてはバンド幅のために」 ブローシャ (ver 1.0, Apr 2010, 464 KB)
  • Accelerating DSP Designs with the Total 28-nm DSP Portfolio (ver 1.0, Jul 2010, 810 KB)
  • FPGA ベースの DSP デザインの利点 (ver 1.0, Jul 2010, 1 MB) New
  • Stratix V FPGAs: Built for Bandwidth (ver 1.0, Apr 2010, 510 KB)

Design Guidelines

  • Enhancing Robust SEU Mitigation with 28-nm FPGAs (ver 1.0, Jul 2010, 373 KB) New

End Applications

  • 「Stratix V FPGA: すべてはバンド幅のために」 ブローシャ (ver 1.0, Apr 2010, 464 KB)
  • Addressing 100-GbE Line-Card Design Challenges on 28-nm FPGAs (ver 1.1, Jul 2010, 881 KB) Updated
  • Enabling 100-Gbit OTN Muxponder Solutions on 28-nm FPGAs (ver 1.0, Apr 2010, 342 KB)
  • Integrating 100-GbE Switching Solutions on 28-nm FPGAs (ver 1.1, Jul 2010, 623 KB) Updated
  • Stratix V FPGAs: Built for Bandwidth (ver 1.0, Apr 2010, 510 KB)

General Device Documentation

  • 28nm イノベーションの紹介~ ムーアの法則を超えて (ver 1.0, Apr 2010, 1 MB)
  • Introducing Innovations at 28 nm to Move Beyond Moore’s Law (ver 1.1, Jul 2010, 1 MB) Updated
  • 「Stratix V FPGA: すべてはバンド幅のために」 ブローシャ (ver 1.0, Apr 2010, 464 KB)
  • 28nm FPGA の多機能性を向上させるパーシャル & ダイナミック・リコンフィギュレーション (ver 1.0, Aug 2010, 689 KB) New
  • 28nm トランシーバ技術における リーダーシップの拡大 (ver 1.0, May 2010, 1 MB)
  • Altera's 28-nm, Power-Efficient Transceivers (ver 1.0, Apr 2010, 227 KB)
  • Enabling High-Precision DSP Applications with the FPGA Industry’s First Variable-Precision Architecture (ver 1.0, May 2010, 916 KB)
  • Extending Transceiver Leadership at 28 nm (ver 1.0, May 2010, 939 KB)
  • FPGA 業界初の可変精度アーキテクチャによる高精度DSP アプリケーションの実現方法 (ver 1.0, Jun 2010, 2 MB)
  • Increasing Design Functionality with Partial and Dynamic Reconfiguration in 28-nm FPGAs (ver 1.0, Jul 2010, 460 KB) New
  • Stratix V FPGA Family Package and I/O Selector Guide (ver 2.0, Aug 2010, 222 KB) Updated
  • Stratix V FPGAs: Built for Bandwidth (ver 1.0, Apr 2010, 510 KB)
  • アルテラの 28nm 低消費電力トランシーバ フライヤー (ver 1.0, Apr 2010, 212 KB)
このページを評価


  • FPGA
    • Stratix V (E, GX, GS, GT)
    • Stratix IV (E, GX, GT)
    • Stratix III
    • Stratix II/Stratix II GX
    • Stratix/Stratix GX
    • Arria II (GX & GZ)
    • Arria GX
    • Cyclone IV (E & GX)
    • Cyclone III
    • Cyclone II
    • Cyclone
  • CPLD
    • MAX II
    • MAX 3000A
    • MAX 7000
  • ASIC
    • HardCopy IV
    • HardCopy III
    • HardCopy II
    • HardCopy Stratix
    • HardCopy APEX 20K
  • ダウンロード
    • デバイス・ピンアウト
    • Gerber Files
    • IBIS モデル
    • BSDL/BST
      • IEEE 1149.1
      • IEEE 1532
    • PCB シンボル
    • Schematic Review Worksheets
  • Configuration/Programming
    • コンフィギュレーション
      • 手法
        • AP
        • AS
        • FPP
        • JTAG
        • PPA
        • PPS
        • PS
      • ガイドライン
      • 比較
      • 機能
      • デバイス
      • ソリューション
      • Stratix IV
      • Stratix III
      • Stratix II/Straix II GX
      • Stratix/Stratix GX
      • Arria II GX
      • Arria GX
      • Cyclone III
      • Cyclone II
      • Cyclone
      • APEX II
      • APEX 20K/E/C
      • Mercury
      • ACEX 1K
      • FLEX 10K/E/A
    • プログラミング
      • MAX II
      • MAX 3000A
      • MAX 7000
      • コンフィギュレーション
    • プログラミング・ツール
      • アルテラ・ツール
        • Download Cables
        • Altera Programming Unit
        • Altera Programming SW
      • In-Circuit Testers
        • ICT Vendors
      • Boundary-Scan Tools
        • Vendor Support
      • Third Party
      • IEEE 1532
      • Jam STAPL
        • Embedded Programming
        • Vendor Support
  • 消費電力
    • 消費電力管理
      • 概要
      • 熱管理
      • 電源インテグリティ
      • 電源の安定化
    • Early Power Estimator
    • パートナー・ソリューション
  • I/O
    • I/O 規格
    • ホット・ソケット
  • PLL & クロック管理
    • 概要
    • PLL の基礎
    • ソフトウェアの使用
    • Jitter 情報
    • クロック・ネットワーク
    • 用語集
  • パッケージ/ボード・デザイン
    • パッケージ詳細
    • 熱抵抗
    • ソケット / レイヤー
    • 製造ガイドライン
  • 品質&信頼性
    • MSL 計算機
    • Certifications
    • 環境に対する方針
      • 安全方針声明
      • 使用禁止物質
      • 鉛フリー
        • 鉛フリー・レポート
        • Alloy Compositions
        • EU Directive Compliance
    • カスタマへの通知
    • レポート
      • 信頼性レポート
      • Process Technology
      • JEDEC Compliance
  • Failure Analysis
    • Overview
    • Capabilities
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール