放射線は、半導体デバイス中のメモリ・セルに予期せぬ結果を引き起こす可能性があります。この現象はSingle Event Upset (SEU)と呼ばれます。統計的に製品寿命期間に、コンフィギュレーション・メモリ・セル、ユーザ・メモリ、レジスタ等のPLD の回路構成内に影響を与える可能性があります。半導体デバイスにおいては、2種類の放射線－アルファ粒子放射線と宇宙線放射線－がSEUを引き起こす原因とされています。過去20年にわたって多数の研究が行われ、多くの解決策によりアルファ粒子の現象を最小限に抑えることが可能になりました。宇宙線による大気中の中性子は防止が困難であり、SEUの主な原因として現在も残されています。
以下を含めて、宇宙線放射線の影響に関しては、アルテラのFPGAにおいて実験を行い以下の点が明らかになりました。
- SEUはアルテラ のFPGAにおいてラッチアップを引き起こすことはありません
- SEUは最大で1から2ビットの障害を引き起こす可能性があります
- ファンクションの平均中断時間
アルテラは何世代のプロセスに渡りデバイス内でのSEUの影響に関する研究をしており、SEU に最適化された物理的配置内およびプロセス・テクノロジで発生するソフトエラー・レート(SER)の低減およびソフトエラー軽減技術に関する幅広い経験があります。アルテラは業界で初めてCRC自動チェック機能を導入し、その他のCRCソリューションで要求される余分な追加ロジックやデザインにおける複雑さを除去しました。アルテラのすべてのデバイス・ファミリは、Los Alamos Weapons Neutron Research (WNR) 等の施設を使用してSEU に関する現象および性能をテストしています。
内蔵専用ハード回路
Stratix® およびCyclone® シリーズにおいては、内蔵された専用回路によって継続的かつ自動的にCRCをチェックすることができ、追加費用も発生しません。設計者はQuartus® II ソフトウェアを使ってCRCチェッカーを簡単に設定することが出来ます。さらに、Stratix III FPGA の機能セットには、"don't care" コンフィギュレーション・ソフトエラーを無視、そしてECC (error correction coding) サポートをユーザ・メモリ用に統合する仕組みの上に成り立っています。
その他のSEUの緩和方法およびアルテラ デバイスのSEU テストについての詳細は、アルテラの販売代理店までお問い合わせください。
関連リンク
- SEU Mitigation in Cyclone IV Devices (PDF)
- Cyclone III デバイスによる SEU の緩和 (PDF)
- SEU Mitigation in Arria II GX Devices (PDF)
- Stratix III FPGA における SEU（single event upset）の緩和
- Stratix II のCRC (Cyclic Redundancy Code) 自動チェック機能
- Stratix II GX の(Cyclic Redundancy Code) 自動チェック機能の
- Stratix のCRC (Cyclic Redundancy Code) 自動チェック機能
- Stratix GX のCRC (Cyclic Redundancy Code) 自動チェック機能
- Cyclone II のCRC (Cyclic Redundancy Code) 自動チェック機能
- Cyclone のCRC (Cyclic Redundancy Code) 自動チェック機能
- AN 357: アルテラFPGAデバイスの CRC によるエラー検出およびリカバリ
- AN 539：アルテラFPGA デバイスの CRC によるエラー検出およびリカバリのテスト方法
