外部電源は、FPGA デバイスまたは CPLD デバイスの内部と外部に正しい動作に必要な電気エネルギーを供給します。設計者は、電源を実装する際に、これらの電源に必要な合計電力（「レール電力」とも呼ばれます）を把握する必要があります。さらに、合計電力のうち、デバイス・パッケージ内で実際に消費される電力（「熱電力」または「放逸電力」といいます）の量と、デバイス外（外部出力容量性負荷や平衡での終端抵抗網など）で消費される電力量を相対的に考慮する必要があります。
デバイス、出力負荷、および外部終端網（存在する場合）の合計消費電力は、一般に以下の主要要素から構成されます。
- 待機時消費電力
- 動作時消費電力
- I/O 消費電力
待機時消費電力は、スタンバイ・モードのデバイスを流れる ICCINT 電流から生じます。コア動作時消費電力は、デバイス内の内部スイッチング（内部ノードでのキャパシタの充電と放電）から生じます。I/O 消費電力は、外部スイッチング（デバイスのピンに接続された外部負荷キャパシタの充電と放電）、I/O ドライバ、および外部終端網（存在する場合）から生じます。
熱電力は合計消費電力のうちデバイス・パッケージ内で実際に消費される要素であり、残りがデバイスの外部で消費される電力です。設計者は、デバイスに固有の熱伝導能力（熱抵抗といいます）がデバイス内部のダイ接合部の温度を標準動作仕様の範囲内に維持し得るだけ十分であるか否か、あるいはアルミニウム製ヒート・シンクなどの熱に対するソリューションを追加して熱伝導性能をさらに向上させる必要があるか否かを決定する際に、デバイス内で実際に消費される熱電力を考慮しなければなりません。一般的に、待機時消費電力、動作時消費電力、および一部の I/O 消費電力によって、合計消費電力の実際の熱電力要素が構成されます。
待機時消費電力
リーク電流に起因するデバイスの待機時の消費電力は、ダイ・サイズ、温度、およびプロセス・バリエーションごとに異なります。待機時消費電力は、詳細なデバイス特性評価の前にシミュレート可能であり、標準消費電力と最大消費電力の 2つのカテゴリで定義することができます。
Stratix® II デバイスは消費電力と性能に対して最適化された 90 nm テクノロジを使用しています。 以前のプロセス・テクノロジのデバイスと比較して、90 nm デバイスはリーク電流に起因する消費電力が増加しているので、リーク電流は消費電力全体の重要な要素になりつつあります。また、90 nm プロセス・ノードでは、以前のプロセス・テクノロジよりも一層待機時消費電力がダイ接合部の温度に大きく依存します。設計者は、接合温度を最小限に抑え、合計消費電力の待機時消費要素を低減することに集中する必要があります。下図は、待機時消費電力と接合温度の関係を示します。
図 1. 待機時消費電力と接合温度の関係
Stratix II デバイスは、可能な場合、低リーク・トランジスタ・テクノロジを使用して待機時電流の消費電力を低減します。これによって、90 nm プロセス・ノードでの全体的な電力消費を最小限に抑えています（詳しくは90-nm Silicon Power Optimization をお読みください）。
動作時消費電力
ロジック・アレイおよび内部接続ネットワーク（例えば、ロジック 0 ～ ロジック 1）の内部キャパシタを充電および放電するのに電力が必要なので、内部ノードでロジック・レベルが変化すると、デバイス内部で電力を消費します。コア動作時消費電力には、ルーティング消費電力とロジック・エレメント（LE）（Stratix II デバイスの場合、アダプティブ・ロジック・モジュール（ALM））の消費電力の両方が含まれます。LE/ALM の消費電力は、内部ノード・キャパシタの充電および放電によって消費され、また内部抵抗エレメントからも消費されます。ルーティング消費電力は、各 AL/ALM によってドライブされる外部ルーティング・キャパシタの充電および放電に必要な電流から生じます。コア動作時消費電力には、以下のようなアーキテクチャ上のリソースが含まれることもあります。
- RAM ブロック（M512、M4K、およびM-RAM）
- DSP 乗算器ブロック
- フェーズ・ロック・ループ(PLL)
- クロック・ツリー・ネットワーク
- HSDI トランシーバ
合計動作時電力は、以下のように、VCCINT（Stratix II デバイスの場合は 1.2V）に、上記の各アーキテクチャ機能からの合計電流を乗算して計算します。
動作時消費電力 = VCCINT × Σ ICCINT ( LE/ALM, RAM, DSP, PLL, クロック, HSDI, ルーティング )
動作時消費電力の計算には、複数のキャパシタの合計に基づく等価（集中）キャパシタ値が使用されます。例えば、入力または出力をドライブする 1つの信号に対しては、ピン、トレース、およびパッケージのキャパシタを合算します。内部スイッチング周波数が正確に算出される場合は、この概算で十分です。アルテラは、（特性評価データに基づく）近似曲線を利用して内部スイッチング周波数を決定し、大部分のデザイン・トポロジーの動作時消費電力を効果的に見積ります。デバイスのすべてのリソースでの合計消費電力の見積りには、デバイスの特性評価によって得られた、リソースの最大スイッチング周波数、見積りトグル係数、下流ロジックに対するファン・アウト、および各リソースの係数が考慮されます。これらの要素は、アルテラの消費電力の見積り / 解析用 のPowerPlay ツール・スィート全体にわたって実装されています。
I/O 消費電力
I/O 消費電力は、デバイスの出力ピン、抵抗モードで動作中の出力ドライバ回路、および外部終端網（存在する場合）に接続された外部負荷コンデンサの充電と放電によって消費される VCCIO 電力です。デバイスの I/O 消費電力は、以下ように計算されます。
I/O 消費電力 = (アクティブな出力ドライバの数 × 電力消費係数) +
0.5 × (ダイ・パッド、パッケージ・トレース、ピン、および出力負荷容量の合計) ×
I/O 標準電圧振幅 × fMAX × (トグル係数/100) × VCCIO
アクティブな出力ドライバ数には、アクティブな双方向出力が含まれます。上記で計算された I/O 消費電力の他にも、I/O バッファのエレメント（これらのエレメントも VCCIO から給電されます）など、I/O 消費電力に関係する要素があります。下図は I/O バッファのモデルを示します。
図 2. I/O バッファ・モデル
前述のとおり、VCCIO 電力は、FPGA デバイスまたは CPLD デバイス内で実際に消費される部分と、終端抵抗網および / または出力容量性負荷を介して外部で消費される部分から成ります。 設計者は、熱管理ソリューション（デバイス固有のソリューションまたはデバイス外部ヒート・シンクによるソリューションのいずれか）を立案する際は、デバイス内部で消費される VCCIO からの電力を考慮する必要があります。また、VCCIO 電圧レギュレータまたは電圧コンバータからの電力供給(レール電力といいます）に対する合計要求値の一部として、外部の電力消費要素を考慮する必要があります。アルテラの PowerPlay テクノロジは、Stratix II デバイスからそれ以降の熱電力対レール消費電力をレポートします。
消費電力に関するその他の検討事項
FPGA デバイスまたは CPLD デバイスを設計する際に、設計者が合計消費電力に関して考慮しなければならないその他の要素として、突入電流、コンフィギュレーション消費電力、および VCCPD（Stratix II のみ）があります。
突入電流
突入電流は、デバイスの初期起動時に必要な電流です。起動ステージの間、最小レベルのロジック・アレイ電流（ICCINT）を一定時間継続してデバイスに供給する必要があります。この継続時間は、電源から供給される電流量によって決まります。供給される電流が多いほど、VCCINT は高速で上昇できます。電圧が公称値の 90% に達すると、通常は初期高電流が不要になります。最大突入電流は、デバイスの温度に反比例して変化します。デバイス温度が上昇すると、起動時に必要な突入電流が減少します（ただし、待機時消費電力は、温度の関数により上昇します）。
コンフィギュレーション電力
FPGA デバイスにおいてコンフィギュレーション電力とは、デバイスをコンフィギュレーションするのに必要な電力です。コンフィギュレーションおよび初期設定時に、デバイスはレジスタをリセットし、I/O ピンをイネーブルして、動作モードに入るための電力を必要とします。 起動時およびコンフィギュレーションの実行前および実行中は、消費電力を低減するため、またこの間のドライブ・アウトを防止するために、I/O ピンがトライ・ステートになります。Stratix II デバイスにおけるコンフィギュレーション方式、および VCCPD 電圧を適用するコンフィギュレーション・ピンについて詳しくは、Stratix II デバイス・ハンドブック の Volume 2、｢Configuring Stratix II Devices（PDF）｣の章を参照してください。
VCCPD
VCCPD は、出力プリ・ドライバ回路およびJTAG I/O バッファコンフィギュレーション用の独立した低負荷電流電源です。VCCPD は、コンフィギュレーション入力ピンおよび JTAG ピンをドライブする 3.3 V / 2.5 V バッファに電力を供給するため、3.3 V に接続しなければなりません。VCCPD の仕様については、Stratix II デバイス・ハンドブックの｢DC & Switching Characteristics （PDF）｣の章を参照してください。
