適切なバイパス手法およびデカップリング手法を用いることによって、全体的な電源のシグナル・インテグリティが向上するため、信頼性の高いデザインの設計にとって重要です。このような手法は、電源に対する電流の要求値が高くなるほど、また負荷ポイント（一般に FPGA または CPLD デバイス）から電源の位置が遠くなるほど重要になります。設計者が検討しなければならないバイパス手法およびデカップリング手法のタイプは、システム・デザインやボードの要件に応じて異なります。
出力バッファが状態を変えると（例えば、出力ピンを論理 High から論理 Low にドライブして）、出力構造全体で瞬時的に電源からグランドに低インピーダンス・パスを与えます。この出力遷移によって、出力が充電または放電するので、所要電圧レベルに到達するには、出力負荷に即時に電流を供給できなければなりません。バイパス・コンデンサは、この過渡電流に必要な蓄積エネルギーをローカルに供給します。
このエネルギー蓄積システムの過渡応答は、広い周波数および負荷範囲に対応する必要があります。したがって、エネルギー蓄積システムはさまざまなタイプのコンデンサで構成されていなければなりません。低い直列インダクタンスを持つ小容量コンデンサは、高周波遷移に対して高速で電流を供給できます。大容量コンデンサは高周波コンデンサの蓄積エネルギーが枯渇した後も電流を供給し続けます。標準的なデザインでは、以下の 3つの範囲のコンデンサが必要です。
- 0.001 ～ 0.1 µF
- 47 ～ 100 µF
- 470 ～ 3,300 µF
周波数範囲は 1 kHz から 500 MHz です。
デバイスで使用されるロジック量および出力スイッチングの要件によって、デカップリング・コンデンサの要求値が定義されます。 I/O ピン数およびピンの容量性負荷が増加すると、デカップリング・キャパシタの追加が必要になります。 VCCINT、VCCIO、グランド・ピン / プレーンに、できるだけ多数の 0.2 µF 電源デカップリング・コンデンサを追加しなければなりません。 理想的には、これらの小容量コンデンサはできる限りデバイスの近くに配置する必要があります。 各 VCCINT または VCCIO、およびグランド・ピンのペアは 0.2 µF コンデンサでデカップルできます。 デザインでボール・グリッド・アレイ（BGA）パッケージなどの高密度パッケージを使用する場合、VCCINT / VCCIOとグランド・ピンのペアごとに 1 個のデカップリング・コンデンサを使用するのは困難なことがあります。 このような場合は、レイアウトで許される範囲で、できるだけ多数のデカップリング・コンデンサを使用するようにしてください。 デカップリング・コンデンサは、モノリシック・セラミック・コンデンサなど、良好な周波数応答特性を備えたものでなければなりません。
コンデンサの選択と配置
高周波コンデンサ(0.001 ～ 0.1 µF の低インダクタンス・セラミック・チップ）には、適切な配置と位置が非常に重要です。 可能な限りトレース長を短くして、コンデンサの端子からデバイスの電源ピンまでのパスのインダクタンスを低減する必要があり、安定したグランドまたはパワー・プレーン（VCCINT または VCCIO）を通過するパスが含まれます。このパスでは、固体銅プレーン 1 インチのインダクタンスが約 1 nH です。 バイパス・コンデンサは、直接グランド、VCCINT、または VCCIO プレーンに配線する必要があります。 その他のタイプのコンデンサ（47 ～ 100 µF 中周波および 470 ～ 3,300 µF 低周波コンデンサ）は、｢バルク｣コンデンサと呼ばれ、ボード上のどこにでも実装できます。 ただし、バルク・コンデンサはできる限りデバイスの近くに配置する必要があります。 VCCINT または VCCIO 高周波バイパス・コンデンサを PCB 上の関連する VCCINT または VCCIO ピンから 1cm 以内に配置してください。 VCCINT または VCCIO 中周波バイパス・コンデンサを PCB 上の関連する VCCINT または VCCIO ピンから 3cm 以内に配置します。
VCCINT バイパス・キャパシタ
Stratix® II の場合、異なるアーキテクチャ機能内の個々のロジック・アレイ構造が非常に短い時間（50 ps 未満）に非常に小さな電流（ピコアンペアまたはそれ以下）を流します。これらの電流は小さなものですが、デバイス全体で合算されると、数アンペアに達する可能性があります。これらのわずかな電流遷移が、1 秒間に何億回も発生する可能性があり、また数百万個もの個別スイッチがこれらの電流遷移を伝達することを考慮し、バイパス・コンデンサの計算は平均エネルギー蓄積要件に基づいて計算されます。高周波コンデンサの値は、次のように近似することができます。
ロジック・アレイ電力 = 等価スイッチ・ロジック・アレイ・キャパシタ × VCCINT2 × クロック周波数
または
等価スイッチ・ロジック・アレイ・キャパシタ = (ロジック・アレイ電力）/ (VCCINT2 × クロック周波数）
等価スイッチ・ロジック・アレイ・キャパシタは、VCCINTが給電される Stratix II ロジック・アレイの等価スイッチ・キャパシタです。電力ノイズを低減するために、VCCINT 電源バイパス・コンデンサは、等価スイッチ・ロジック・アレイのキャパシタよりもはるかに大きくなければなりません。高周波バイパス・コンデンサは、等価スイッチ・ロジック・アレイのキャパシタよりも 25 ～ 100 倍大きいことが必要です。50 倍の場合、VCCINT の変動は 2% になります。
高周波バイパス・キャパシタ = <25 ～ 100> × 等価スイッチ・ロジック・アレイ・キャパシタ
すべての VCCINT とグランド・ピンのペアに高周波バイパス・コンデンサが必要です。各高周波バイパス・コンデンサの最適なサイズを求めるには、合計高周波バイパス・キャパシタをデバイスの VCCINT ピン数で除算して、次に大きな一般値に切り上げます。したがって、各高周波 VCCINT コンデンサの最小サイズは、次のようになります。
| コンデンサのサイズ | = (<25 to 100> × 等価スイッチ・ロジック・アレイ・キャパシタ）/ VCCINT ピン数 |
| = (<25 to 100> / VCCINT ピン数） × ロジック・アレイ電力 / (VCCINT2 × クロック周波数） |
次の式を検討してみましょう。
- デバイス VCCINT 電力 = 5 W
- VCCINT = 1.2 V
- システム・クロック周波数 = 150 MHz
- 高周波バイパス・コンデンサ乗数 = 50
- デバイスの VCCINT ピン数 = 36
| コンデンサのサイズ | = (50 / 36 ) x 5W / (1.2V2 x 150MHz) |
| = 3.215E-08 | |
| = 0.03215E-06 |
コンデンサのサイズは 0.032 µF 以上でなければなりません。この例により、設計者は個々の容量がこの値以上の高周波コンデンサを選択する必要があります。
中周波コンデンサは、47 µF ～ 100 µF のタンタル・コンデンサでなければなりません。タンタル・コンデンサが利用できない場合は、低インダクタンスのアルミニュウム電解コンデンサを使用できます。Stratix II デバイスでは少なくとも 4 個の中周波コンデンサをデバイスから 3 cm 以内に実装する必要があります。加えて、PCB には最低 1 個の低周波コンデンサ（470 µF ～ 3300 µF）が必要です。
VCCIO バイパス・キャパシタ
VCCINT の検討事項と同様に、VCCIO のバイパス要求値も平均エネルギー蓄積要件に基づきます。 FPGA または CPLD デバイスで駆動される負荷によって、等価スイッチ・キャパシタの容量が決まります。 I/O バンクごとに異なる電圧およびスイッチング周波数で動作可能なので、設計者は高周波コンデンサの要求値を求めるために、以下の式を使用して個別にバイパス網を検討する必要があります。
VCCIO のノイズ量を低減するために、バイパス・コンデンサの容量は合計出力負荷キャパシタよりもはるかに大きくなければなりません。高周波バイパス・キャパシタは、合計負荷キャパシタの 25 ～ 100 倍が必要です。すべての VCCIO とグランド・ピンのペアに、デバイスに大きな電流が流れるときに、即時に所要電流を供給するために、高周波バイパス・コンデンサが必要です。以下の式から各コンデンサの最適なサイズを求めます。
|
等価スイッチ I/O キャパシタ（VCCIO あたり) |
= 負荷数 × 出力信号あたりの平均負荷 |
| 高周波 I/O キャパシタ | =<25 to 100> × 等価スイッチ I/O キャパシタ |
| 個々のコンデンサのサイズ |
= 高周波 I/O キャパシタ / バンク内の VCCIO ピン数 |
| = (<25 to 100> / number of VCCIO ピン数) × 負荷数 × 出力信号あたりの平均負荷 |
次の式を検討してみましょう。
- 負荷数 = 40 信号
- 平均負荷値 = 10pF
- 高周波バイパス・コンデンサ乗数 = 50
- デバイスの VCCIO ピン数 = 5
| コンデンサのサイズ | = (50 / 5) * 40 * 10pF |
| = 4.0E-09 | |
|
= 0.004E-06 |
コンデンサのサイズは 0.004 µF でなければなりません。この例では、設計者は少なくとも個々の容量がこれ以上の高周波キャパシタを選択する必要があります。利用可能な次に大きいコンデンサ・サイズを選択します（0.047 µF または 0.01 µF）。
中周波コンデンサは、47 µF ～ 100 µF のタンタル・コンデンサでなければなりません。2 つの VCCIO バンクごとに、1 個の中周波コンデンサが必要です。タンタル・コンデンサが利用できない場合は、低インダクタンスのアルミニュウム電解コンデンサを使用できます。これらのコンデンサは VCCIO ピン接続から 3 cm 以内に配置しなければなりません。さらに、PCB には各 VCCIO 電圧レベルに最低 1 個の低周波コンデンサ（470 µF ～ 3,300 µF）が必要です。
