FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

オンライン資料: HardCopy IV デバイス

ホーム > サポート > デバイス > HardCopy IV

アクロバットリーダーのダウンロード

 

日本語版資料は、英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。
こちらの日本語版は参考用としてご利用ください。設計の際には、最新の英語版で内容をご確認ください。


HardCopy IV Device Handbook (11 MB)

すべて表示 / すべて隠す

HardCopy IV Device Handbook, Volume 1 (ver 2.2, Jan 2010, 3 MB)

Section I. Device Core (345 KB)

  • Chapter 1. HardCopy IV Device Family Overview (ver 2.2, Jan 2010, 224 KB) Updated
  • Chapter 2. Logic Array Block and Adaptive Logic Module Implementation in HardCopy IV Devices (ver 1.0, Dec 2008, 98 KB)
  • Chapter 3. DSP Block Implementation in HardCopy IV Devices (ver 1.0, Dec 2008, 118 KB)
  • Chapter 4. TriMatrix Embedded Memory Blocks in HardCopy IV Devices (ver 2.1, Jan 2010, 84 KB) Updated
  • Chapter 5. Clock Networks and PLLs in HardCopy IV Devices (ver 2.1, Jan 2010, 133 KB) Updated

Section II. I/O Interfaces (780 KB)

  • Chapter 6. HardCopy IV Device I/O Features (ver 2.1, Jan 2010, 260 KB) Updated
  • Chapter 7. External Memory Interfaces in HardCopy IV Devices (ver 2.1, Jan 2010, 455 KB) Updated
  • Chapter 8. High-Speed Differential I/O Interfaces and DPA in HardCopy IV Devices (ver 2.1, Jan 2010, 388 KB) Updated

Section III. Hot Socketing and Testing (123 KB)

  • Chapter 9. Hot Socketing and Power On-Reset in HardCopy IV Devices (ver 1.0, Dec 2008, 209 KB)
  • Chapter 10. IEEE 1149.1 (JTAG) Boundary Scan Testing in HardCopy IV Devices (ver 2.0, Jun 2009, 84 KB)

Section IV. Power and Thermal Management (123 KB)

  • Chapter 11. Power Supply and Temperature Sensing Diode in HardCopy IV Devices (ver 1.1, Jan 2010, 134 KB) Updated

HardCopy IV Device Handbook, Volume 2 (ver 2.1, Jan 2010, 2 MB)

Section I. HardCopy IV Design Flow and Prototyping with Stratix IV Devices (1 MB)

  • Chapter 1. HardCopy IV Design Flow Using the Quartus II Software (ver 2.1, Jan 2010, 744 KB) Updated
  • Chapter 2. HardCopy Design Center Implementation Process (ver 1.0, Dec 2008, 171 KB)
  • Chapter 3. Mapping Stratix IV Device Resources to HardCopy IV Devices (ver 2.1, Jan 2010, 409 KB) Updated
  • Chapter 4. Matching Stratix IV Power and Configuration Requirements with HardCopy IV Devices (ver 2.0, Jun 2009, 449 KB)

HardCopy IV Device Handbook, Volume 3 (ver 1.0, Jun 2009, 8 MB)

Section I. Transceiver Architecture (9 MB)

  • Chapter 1. HardCopy IV GX Transceiver Architecture (ver 1.0, Jun 2009, 5 MB)
  • Chapter 2. HardCopy IV GX Dynamic Reconfiguration (ver 1.0, Jun 2009, 4 MB)
  • Chapter 3. HardCopy IV GX ALTGX_RECONFIG Megafunction User Guide (ver 1.0, Jun 2009, 240 KB)

HardCopy IV Device Handbook, Volume 4 (ver 1.0, Jun 2009, 532 KB)

Section I. HardCopy IV Device Datasheet (458 KB)

  • Chapter 1. DC and Switching Characteristics of HardCopy IV Devices (ver 1.0, Jun 2009, 449 KB)

関連資料

External Memory Interfaces

  • External Memory PHY Interface Megafunction User Guide (ALTMEMPHY) (ver 7.2, Jul 2009, 9 MB)


  • AN 550: Using the DLL Phase Offset Feature in Stratix FPGAs and HardCopy ASICs (ver 2.0, Mar 2010, 547 KB) Updated
         altmemphy_ext_dll.zip (48 KB)
         altmemphy_int_dll.zip (47 KB)
         static_dll.zip (18 KB)

Power and Thermal Management


  • Stratix III, Stratix IV, HardCopy III and HardCopy IV PowerPlay Early Power Estimator (ver 9.1 SP1, Jan 2010, 7 KB) Updated
         PowerPlay Early Power Estimator User Guide For Stratix III and Stratix IV FPGAs (600 KB)

  • アルテラの40 nm: ジッタ、シグナル・インテグリティ、電源、およびプロセスが最適化されたトランシーバ (ver 1.0, Aug 2008, 3 MB)


    ver 1.0, May 2008, 3 MB



  • PowerPlay Early Power Estimator User Guide (ver 1.0, Nov 2009, 600 KB)

I/O Interfaces, Protocols and Signal Integrity


  • アルテラの40 nm: ジッタ、シグナル・インテグリティ、電源、およびプロセスが最適化されたトランシーバ (ver 1.0, Aug 2008, 3 MB)


    ver 1.0, May 2008, 3 MB



  • Input Signal Edge Rate Guidance (ver 1.0, Jun 2005, 63 KB)


  • PCI Express hard intellectual property solutions from Altera (ver 2.0, Jul 2009, 165 KB)


  • AN 477: FPGA およびHardCopy デバイスとのRGMII インタフェースの設計 (ver 1.0, Feb 2009, 399 KB)


    ver 2.0, Jan 2010, 519 KB


DSP


  • アルテラ製品カタログ (ver 7.3, Feb 2010, 2 MB) Updated


    ver 7.1, Nov 2009, 815 KB



  • Designing military DSP applications (ver 1.0, Apr 2009, 288 KB)


  • think AND not OR - Altera @ 40 nmブローシャ (ver 1.1, Nov 2008, 478 KB)


    ver 1.1, Sep 2008, 372 KB


Design Guidelines


  • AN 477: FPGA およびHardCopy デバイスとのRGMII インタフェースの設計 (ver 1.0, Feb 2009, 399 KB)


    ver 2.0, Jan 2010, 519 KB



  • AN 311: ASIC から FPGA への移行に関するデザイン手法およびガイドライン (ver 1.0, Jul 2003, 897 KB)


    ver 3.1, Apr 2009, 286 KB


Development Kits


  • アルテラ製品カタログ (ver 7.3, Feb 2010, 2 MB) Updated


    ver 7.1, Nov 2009, 815 KB



  • Broadcast design solutions from Altera (ver 1.0, Feb 2009, 156 KB)

End Applications


  • Designing base transceiver station (BTS) channel cards with transceiver FPGAs and ASICs (ver 1.0, Feb 2009, 141 KB)


  • Altera Addresses the SWaP Challenges (ver 1.0, Sep 2007, 149 KB)


  • Designing remote radio head applications with transceiver FPGAs (ver 1.0, Feb 2009, 164 KB)


  • PARIS platform, an Altera automotive infotainment solution (ver 1.0, Jul 2008, 178 KB)


  • Designing military DSP applications (ver 1.0, Apr 2009, 288 KB)


  • FPGA companion chip solutions from Altera (ver 1.0, Nov 2009, 283 KB)


  • HardCopy IV ASICs for military applications (ver 2.0, Mar 2009, 238 KB)


  • HardCopy ASICs (ver 1.1, Jul 2008, 277 KB)


  • GPON solutions from Altera (ver 2.0, Feb 2009, 143 KB)


  • DO-254-certifiable IP cores (ver 2.0, Nov 2008, 119 KB)


  • Broadcast design solutions from Altera (ver 1.0, Feb 2009, 156 KB)


  • Enabling your core-to-edge applications for net-centric warfare (ver 2.0, Feb 2009, 137 KB)

  • Enabling your core-to-edge applications for net-centric warfare (ver 2.0, Jun 2009, 139 KB)


  • Broadband access solutions from Altera (ver 1.0, Sep 2007, 263 KB)


  • Altera Enhanced COTS PLD Initiative (ver 1.1, Jul 2008, 122 KB)

General Device Documentation


  • Generating Functionally Equivalent FPGAs and ASICs With a Single Set of RTL and Synthesis/Timing Constraints (ver 1.2, Feb 2009, 459 KB)


  • 40 nmプロセス・ノードによる最先端のカスタム・ロジック・デバイスの実現 (ver 1.0, Aug 2008, 1,010 KB)


    ver 1.1, Feb 2009, 377 KB



  • アルテラの40 nm: ジッタ、シグナル・インテグリティ、電源、およびプロセスが最適化されたトランシーバ (ver 1.0, Aug 2008, 3 MB)


    ver 1.0, May 2008, 3 MB



  • アルテラ製品カタログ (ver 7.3, Feb 2010, 2 MB) Updated
  • Altera Addresses the SWaP Challenges (ver 1.0, Sep 2007, 149 KB)

  • HardCopy ASICs (ver 1.1, Jul 2008, 277 KB)

  • Altera Enhanced COTS PLD Initiative (ver 1.1, Jul 2008, 122 KB)

  • think AND not OR - Altera @ 40 nmブローシャ (ver 1.1, Nov 2008, 478 KB)


    ver 1.1, Sep 2008, 372 KB


PDF Legal Notice

 
このページを評価


  • FPGA
    • Stratix IV (E, GX, GT)
    • Stratix III
    • Stratix II/Stratix II GX
    • Stratix/Stratix GX
    • Arria II GX
    • Arria GX
    • Cyclone IV (E & GX)
    • Cyclone III
    • Cyclone II
    • Cyclone
  • CPLD
    • MAX II
    • MAX 3000A
    • MAX 7000
  • ASIC
    • HardCopy IV
    • HardCopy III
    • HardCopy II
    • HardCopy Stratix
    • HardCopy APEX 20K
  • ダウンロード
    • デバイス・ピンアウト
    • Gerber Files
    • IBIS モデル
    • BSDL/BST
      • IEEE 1149.1
      • IEEE 1532
    • PCB シンボル
    • Schematic Review Worksheets
  • Configuration/Programming
    • コンフィギュレーション
      • 手法
        • AP
        • AS
        • FPP
        • JTAG
        • PPA
        • PPS
        • PS
      • ガイドライン
      • 比較
      • 機能
      • デバイス
      • ソリューション
      • Stratix IV
      • Stratix III
      • Stratix II/Straix II GX
      • Stratix/Stratix GX
      • Arria II GX
      • Arria GX
      • Cyclone III
      • Cyclone II
      • Cyclone
      • APEX II
      • APEX 20K/E/C
      • Mercury
      • ACEX 1K
      • FLEX 10K/E/A
    • プログラミング
      • MAX II
      • MAX 3000A
      • MAX 7000
      • コンフィギュレーション
    • プログラミング・ツール
      • アルテラ・ツール
        • Download Cables
        • Altera Programming Unit
        • Altera Programming SW
      • In-Circuit Testers
        • ICT Vendors
      • Boundary-Scan Tools
        • Vendor Support
      • Third Party
      • IEEE 1532
      • Jam STAPL
        • Embedded Programming
        • Vendor Support
  • 消費電力
    • 消費電力管理
      • 概要
      • 熱管理
      • 電源インテグリティ
      • 電源の安定化
    • Early Power Estimator
    • パートナー・ソリューション
  • I/O
    • I/O 規格
    • ホット・ソケット
  • PLL & Clock Management
    • Overview
    • PLL Basics
    • Using PLLs in Software
    • Jitter Information
    • Clock Networks
    • Glossary
  • パッケージ/ボード・デザイン
    • パッケージ詳細
    • 熱抵抗
    • ソケット / レイヤー
    • 製造ガイドライン
  • 品質&信頼性
    • MSL 計算機
    • Certifications
    • 環境に対する方針
      • 安全方針声明
      • 使用禁止物質
      • 鉛フリー
        • 鉛フリー・レポート
        • Alloy Compositions
        • EU Directive Compliance
    • カスタマへの通知
    • レポート
      • 信頼性レポート
      • Process Technology
      • JEDEC Compliance
  • Failure Analysis
    • Overview
    • Capabilities
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール