パッシブ・シリアル (PS) コンフィギュレーションは、アルテラのダウンロード・ケーブル、アルテラのコンフィギュレーション・デバイス、またはマイクロプロセッサなどのインテリジェント・ホストを使用して実行できます。PS コンフィギュレーション実行中、データはコンフィギュレーション・デバイス、フラッシュ・メモリ、またはその他のストレージ・デバイスから DATA0 ピンを通してアルテラのデバイスに転送されます。このコンフィギュレーション・データは、DCLKの立ち上がりエッジで FPGA にラッチされます。コンフィギュレーション・データは、1クロック・サイクルごとに 1ビットずつ転送されます。
パッシブ・シリアル・モードでのコンフィギュレーション方法
- ISP （in-system programmability）およびプロトタイプ作成にダウンロード・ケーブルを使用
- コンフィギュレーション・デバイスの使用
- MAX® II デバイスを外部ホストとして使用
- マイクロプロセッサを使用
詳しくは、コンフィギュレーション・ハンドブックの関連するアルテラ・デバイスのコンフィギュレーションの章を参照してください。
エンベデッド・ソリューション
- MicroBlaster™ ソフトウェア・ドライバ
- PS インタフェースを介した FPGA のコンフィギュレーションに使用するポータブル・ソフトウェア・ドライバ
- ByteBlaster™ II または ByteBlasterMV™ ダウンロード・ケーブルを使用して PC上で動作
- エンベデッド・プラットフォームまたはその他のプラットフォームに移植可能なソース・コード (ZIP)
- MicroBlaster エンベデッド・バージョン (ZIP)
- ColdFire 開発ボードでの MicroBlaster コンフィギュレーションの実装 (ZIP)ホワイトペーパー (PDF)
- エンベデッド・プラットフォームまたはその他のプラットフォームに移植可能なソース・コード
アプリケーション・ノート
- AN 386: パラレル・フラッシュ・ローダと Quartus II ソフトウェアの併用 (PDF)
- JTAG (Joint Test Action Group) インタフェースおよびフラッシュ・メモリ・デバイスから FPGA へのコンフィギュレーションをコントロールするロジックを介して、CFI フラッシュ・メモリ・デバイスをプログラムする方法
リファレンス・デザイン
- MAX Series Configuration Controller Using Flash Memory ホワイトペーパー (PDF)
- コンフィギュレーション・コントローラとして MAX または MAX II デバイスを使用して、フラッシュ・メモリからアルテラ FPGA をコンフィギュレーションする
- Verilog および VHDL フォーマットの ソース・コード (ZIP)
