JTAG コンフィギュレーション手法は、IEEE 標準 1149.1 JTAG インタフェース・ピンを使用し、JAM STAPL（Standard Test and Programming Language）規格をサポートします。アルテラ・デバイスは、JTAG インストラクションがどのデバイス・コンフィギュレーション・モードよりも優先されるように設計されています。したがって、JTAG コンフィギュレーションを他のコンフィギュレーション・モードの完了を待たずに実行することができます。JTAG コンフィギュレーションは、アルテラのダウンロード・ケーブルまたはマイクロプロセッサなどのインテリジェント・ホストを使用して実行できます。
JTAG モードでのコンフィギュレーション方法
- ISP（in-system programmability）およびプロトタイプ作成にダウンロード・ケーブルを使用
詳しくは、コンフィギュレーション・ハンドブックの関連するアルテラ・デバイスのコンフィギュレーションの章を参照してください。
エンベデッド・ソリューション
- JRunner (PDF)
- JTAG インタフェースを介した FPGA のコンフィギュレーションに使用するポータブル・ソフトウェア・ドライバ
- ByteBlaster™ II または ByteBlasterMV™ ダウンロード・ケーブルを使用して PC 上で動作
- エンベデッド・プラットフォームまたはその他のプラットフォームに移植可能なソース・コード (PDF)
- Jam STAPL player (PDF)
- JTAG インタフェースを介したイン・システム・プログラミング (ISP) を提供
- ByteBlaster II または ByteBlasterMV ダウンロード・ケーブルを使用して PC またはエンベデッド・プロセッサ上で動作
関連資料
- Stratix IV デバイスの IEEE 1149.1 (JTAG) バウンダリ・スキャン・テスト (PDF)
- Stratix III デバイスの IEEE 1149.1 (JTAG) バウンダリ・スキャン・テスト (PDF)
- Stratix II および Stratix II GX デバイスの IEEE 1149.1 (JTAG) バウンダリ・スキャン・テスト (PDF)
- Cyclone III デバイスのI EEE 1149.1 (JTAG) バウンダリ・スキャン・テスト (PDF)
- Cyclone II デバイスのI EEE 1149.1 (JTAG) バウンダリ・スキャン・テスト (PDF)
- Arria GX デバイスの IEEE 1149.1 (JTAG) バウンダリ・スキャン・テスト (PDF)
