アクティブ・シリアル・コンフィギュレーション

アクティブ・シリアル（AS）コンフィギュレーション手法は、1ビット・データ幅 (AS x1) または4ビット・データ幅 (AS x4) をサポートしています。AS x4 手法は、Stratix® V デバイスでのみサポートされます。AS コンフィギュレーションは、アルテラのシリアル・コンフィギュレーション（EPCS）デバイス、または、クワッド・シリアル・コンフィギュレーション (EPCQ) を使用して実行できます。AS コンフィギュレーションの実行中、アルテラの FPGA はコンフィギュレーション・マスタ、EPCS または EPCQ デバイスはコンフィギュレーション・スレーブとなります。このとき FPGA は DCLK ピン上でクロックを出力し、データ・ピン上の EPCS または EPCQ からコンフィギュレーション・データを受信します。

各アルテラ・デバイスの対応については、コンフィギュレーション・ハンドブックの関連するアルテラ・デバイスのコンフィギュレーションの章を参照してください。

コンフィギュレーション方法

• シリアル・コンフィギュレーション (EPCS) デバイスの使用
  • 「Serial Configuration Devices」 データシート (英語版・PDF)
• クワッド・シリアル・コンフィギュレーション (EPCQ) デバイスの使用

エンベデッド・ソリューション

• SRunner (PDF)
  • AS インタフェースを介してた EPCS デバイスのプログラムに使用するポータブル・ソフトウェア・ドライバ
  • ByteBlaster™ II ダウンロード・ケーブルを使用して PC 上で動作
  • エンベデッド・プラットフォームまたはその他のプラットフォームに移植可能なソース・コード

アプリケーション・ノート

• AN 370: シリアル・フラッシュ・ローダと Quartus II ソフトウェアの併用 (PDF)
  • JTAG インタフェースを介した EPCS デバイスのプログラムに使用する、イン・システム・プログラマビリティ・ソルーション (ISP)

ユーザーガイド

• アクティブ・シリアル・メモリ・インタフェース・メガファンクション・ユーザガイド (ALTASMI_PARALLEL) (PDF)
  • このメガファンクションにより、FPGA はパラレル・データの入力および出力・ポートを通して EPCS デバイスのメモリにアクセスできます。

関連資料

• EPCS64 コンフィギュレーション・デバイスエラッタ・シート (PDF)